[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的多个分立鳍部；形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构露出的衬底上形成层间介质层，层间介质层至少覆盖鳍部的部分侧壁；去除栅极结构两侧部分厚度的鳍部，剩余鳍部和层间介质层围成凹槽；在凹槽内形成源漏掺杂层。本发明在形成层间介质层之后形成凹槽，随后在凹槽内形成源漏掺杂层；在形成凹槽之前，通常会在栅极结构两侧的鳍部侧壁上形成掩膜层，通过在形成凹槽之前形成层间介质层的方式，使层间介质层对掩膜层起到支撑作用，从而降低掩膜层发生坍塌的概率，进而有利于提升器件性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，短沟道效应(short-channeleffects，SCE)更容易发生。为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

载流子的迁移率是影响器件性能的主要因素之一，有效提高载流子迁移率成为了半导体制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高MOSFET的性能成为越来越常用的手段。

以PMOS晶体管为例，为了在沟道区域产生压应力，通常在PMOS晶体管的源极和漏极区域形成锗化硅材料的外延层，由于锗化硅比硅具有更大的晶格常数，从而在PMOS晶体管的沟道内产生压应力，进而提高空穴的迁移率。而对于NMOS晶体管而言，则在源极和漏极区域形成碳化硅材料的外延层，在NMOS晶体管的沟道内产生拉应力，以提高电子的迁移率。

但是，在半导体结构中引入应力层后，所形成的器件仍有性能不佳的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提升器件性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的多个分立鳍部；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构露出的衬底上形成层间介质层，所述层间介质层至少覆盖所述鳍部的部分侧壁；去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽；在所述凹槽内形成源漏掺杂层。

可选的，在所述栅极结构露出的衬底上形成层间介质层的步骤中，所述层间介质层覆盖所述鳍部，且还覆盖所述栅极结构的侧壁。

可选的，在所述栅极结构露出的衬底上形成层间介质层之后，去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部和所述层间介质层围成凹槽之前，还包括：去除部分厚度的层间介质层，剩余层间介质层露出所述鳍部顶部。

可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部与所述鳍部顶部齐平，或者，所述剩余层间介质层顶部低于所述鳍部顶部。

可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部至所述鳍部顶部的距离小于或等于20nm。

可选的，去除部分厚度的层间介质层后，所述剩余层间介质层顶部低于所述鳍部顶部；所述剩余层间介质层顶部至所述鳍部顶部的距离为5nm至20nm。

可选的，去除部分厚度的层间介质层的步骤包括：采用SiCoNi刻蚀工艺或湿法刻蚀工艺，刻蚀去除部分厚度的所述层间介质层。