[发明专利]高压元件及其制造方法

说明书

本发明提出一种高压元件及其制造方法。高压元件为N型元件，其包含：半导体层、阱区、浮接区、偏压区、本体区、本体极、栅极以及源极与漏极。其中，浮接区与偏压区具有P型导电型，且都形成于阱区的漂移区中，并接触于上表面；其中，偏压区用以电连接至预设偏压，且浮接区为电气浮接，分别用以提高崩溃防护电压与抑制寄生晶体管导通。

技术领域

本发明涉及一种高压元件及其制造方法，特别是指一种能够提高崩溃防护电压与抑制寄生晶体管导通的高压元件及其制造方法。

背景技术

图1A与1B分别显示一种已知的高压元件100的俯视示意图与剖视示意图。所谓的高压元件，是指于正常操作时，施加于漏极的电压高于5V的半导体元件。一般而言，高压元件100的漏极19与栅极17间，具有漂移区12a(如图1B中虚线范围所示意)，将漏极19与栅极17分隔，以作为高压元件100导通时的漂移电流通道，且漂移区12a在通道方向(如图1A与1B中虚线箭号所示意)的长度根据高压元件100正常操作时所承受的操作电压而调整。如图1A与1B所示，高压元件100包含：阱区12、绝缘结构13、漂移氧化区14、本体区16、本体极16’、栅极17、源极18、与漏极19。其中，阱区12的导电型为N型，形成于基板11上，绝缘结构13为区域氧化(local oxidation of silicon，LOCOS)结构，以定义操作区13a，作为高压元件100操作时主要的作用区。操作区13a的范围如图1A中，粗黑虚线框所示意。栅极17覆盖部分漂移氧化区14。高压元件100操作时，因高电场而产生的热载子中的空穴，会经由本体区16注入本体极16’，此热载子电流会造成本体区16与源极18间的顺向电压提高，将使由本体区16、源极18与阱区12所形成的寄生晶体管导通，而限制了安全操作区域(safe operationarea，SOA)，其中安全操作区域的定义，为本领域技术人员所熟知，在此不予赘述。此外，本体区16与阱区12间的PN接面所形成的电容太大，于高压元件100操作时的瞬时响应，也会在源极18与本体区16间造成位移电流，也会使得寄生晶体管导通。另外，当高压元件100于不导通操作时，漂移区12a中会形成高电场，限制了高压元件100的崩溃防护电压，因而限制了高压元件的应用范围。

有鉴于此，本发明提出一种能够在导通操作时，抑制寄生晶体管导通，又可以在不导通操作时，提高崩溃防护电压，进而提高元件的安全操作区域与应用范围的高压元件及其制造方法。

发明内容

就其中一观点言，本发明提供了一种高压元件，包含：一半导体层，形成于一基板上，该半导体层于一垂直方向上，具有相对的一上表面与一下表面；一阱区，具有一N型导电型，形成于该上表面下并连接于该上表面；一浮接区，具有一P型导电型，形成于该上表面下并连接于该上表面的该阱区中，该浮接区具有一第一杂质浓度；一偏压区，具有该P型导电型，形成于该上表面下并连接于该上表面的该阱区中，该偏压区具有一第二杂质浓度；一本体区，具有该P型导电型，形成于该上表面下并连接于该上表面，并于一通道方向上接触该阱区，该本体区具有一第三杂质浓度，其中该第三杂质浓度高于该第一杂质浓度与该第二杂质浓度；一本体极，具有该P型导电型，形成于该上表面下并连接于该上表面的该本体区中，用以作为该本体区的一电气接点；一栅极，形成于该上表面上，且部分该本体区位于该栅极正下方并连接于该栅极，以提供该高压元件在一导通操作中的一反转区；以及一源极与一漏极，具有该N型导电型，于该垂直方向上，该源极与该漏极分别形成于该上表面下并连接于该上表面，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中；其中，于一通道方向上，在该本体区与该漏极之间，连接该上表面的部分该阱区，用以作为该高压元件在该导通操作中的一漂移区；其中，该浮接区与该偏压区都位于该漂移区中；其中，该偏压区用以电连接至一预设偏压，且该浮接区为电气浮接。