[发明专利]访问快闪存储器模块的方法及相关闪存控制器与电子装置

说明书

本发明公开了一种访问快闪存储器模块的方法，其包含有：建立一物理地址至逻辑地址对照表；接收第一读取命令以要求读取所述快闪存储器模块中的数据，其中所述第一读取命令包含第一逻辑地址；若是所述物理地址至逻辑地址对照表不具有与所述第一逻辑地址相关的资讯，从所述快闪存储器模块中读取逻辑地址至物理地址对照表，并且从所述逻辑地址至物理地址对照表中搜索出与所述第一逻辑地址相应的第一物理地址，以供自所述快闪存储器模块中读取所述数据；以及使用所述物理地址至逻辑地址对照表来更新所述逻辑地址至物理地址对照表中的内容。

技术领域

本发明涉及快闪存储器，特别有关一种访问快闪存储器模块的方法与相关的闪存控制器与电子装置。

背景技术

在闪存控制器在运作的过程中，通常会在本身的缓存器中存储一个物理地址至逻辑地址对照表，或是至少一个逻辑地址至物理地址对照表。而在闪控制器接收到一读取命令时，可以从上述的对照表中搜寻出所需的物理地址。然而，随着区块的大小增加以及所包含的数据页也跟着变多的情形下，以上所述的对照表的大小也会大幅增加，因此搜寻出所需的物理地址的时间也会增加许多，从而影响到闪存控制器的性能。

发明内容

因此，本发明的一个目的在于提出一种访问快闪存储器模块的方法，其可以在快闪存储器控制器接收到读取命令时有效率地搜寻出需要的物理地址，从而提高快闪存储器控制器的性能。

在本发明的一个实施例中，公开一种访问快闪存储器模块的方法，其包含有：建立物理地址至逻辑地址对照表，所述物理地址至逻辑地址对照表包含连续的物理地址及相应的逻辑地址；接收第一读取命令以要求读取所述快闪存储器模块中的第一数据，其中所述第一读取命令包含第一逻辑地址；搜索所述物理地址至逻辑地址对照表以判断是否包含与所述第一逻辑地址相关的资讯；若是所述物理地址至逻辑地址对照表不具有与所述第一逻辑地址相关的资讯，从所述快闪存储器模块中读取一个逻辑地址至物理地址对照表，并从所述逻辑地址至物理地址对照表中搜索出与所述第一逻辑地址相应的第一物理地址，以供自所述快闪存储器模块中读取所述第一数据；以及使用所述物理地址至逻辑地址对照表来更新所述逻辑地址至物理地址对照表中的内容。

在本发明的另一个实施例中，公开了一种快闪存储器控制器，其中所述快闪存储器控制器是用来访问快闪存储器模块，且所述快闪存储器控制器包含有只读存储器、微处理器以及存储器。所述只读存储器是用来存储程序代码；所述微处理器用来执行所述程序代码以控制对所述快闪存储器模块的访问；以及所述存储器是用以存储物理地址至逻辑地址对照表，所述物理地址至逻辑地址对照表包含连续的物理地址及相应的逻辑地址；其中当所述微处理器接收到第一读取命令以要求读取所述快闪存储器模块中的第一数据时，所述微处理器搜索所述物理地址至逻辑地址对照表以判断是否包含与所述第一读取命令所包含的第一逻辑地址相关的资讯；若是所述物理地址至逻辑地址对照表不具有与所述第一逻辑地址相关的资讯，所述微处理器从所述快闪存储器模块中读取一个逻辑地址至物理地址对照表，并从所述逻辑地址至物理地址对照表中搜索出与所述第一逻辑地址相应的第一物理地址，以供自所述快闪存储器模块中读取所述第一数据；以及所述微处理器使用所述物理地址至逻辑地址对照表来更新所述逻辑地址至物理地址对照表中的内容。

在本发明的另一个实施例中，公开了一种电子装置，其包含有快闪存储器模块与快闪存储器控制器，其中所述快闪存储器控制器用来访问所述快闪存储器模块，并且建立物理地址至逻辑地址对照表，所述物理地址至逻辑地址对照表包含连续的物理地址及相应的逻辑地址；其中当所述快闪存储器控制器接收到第一读取命令以要求读取所述快闪存储器模块中的第一数据时，所述快闪存储器控制器搜索所述物理地址至逻辑地址对照表以判断是否包含与所述第一读取命令所包含的第一逻辑地址相关的资讯；若所述该物理地址至逻辑地址对照表不具有与所述第一逻辑地址相关的资讯，所述快闪存储器控制器从所述快闪存储器模块中读取一个逻辑地址至物理地址对照表，并从所述逻辑地址至物理地址对照表中搜索出与所述第一逻辑地址相对应的第一物理地址，以供自所述快闪存储器模块中读取所述第一数据；以及所述快闪存储器控制器使用所述物理地址至逻辑地址对照表来更新所述逻辑地址至物理地址对照表中的内容。