[发明专利]一种FPGA异构加速方法、装置及系统

权利要求书

1.一种FPGA异构加速方法，其特征在于，基于FPGA端，包括：

从主机端获取数据及控制指令；所述控制指令为所述主机端对网络描述文件解析后生成的FPGA可识别的控制指令；所述主机端提供不同机器学习平台的接口，所述数据及网络描述文件为所述主机端通过目标机器学习平台的接口获取的；

通过所述控制指令调度底层库中不同的执行单元对所述数据进行计算，并将计算结果发送至所述主机端，以通过所述主机端对计算结果进行后续数据处理；

其中，所述从主机端获取数据及控制指令，包括：

FPGA端的一级调度单元解析所述控制指令，并在每个时钟周期计算feature数据和filter数据的访存地址；

利用feature数据的访存地址从所述主机端获取feature数据，并将所述feature数据和控制指令发送至所述FPGA端的二级调度单元；利用filter数据的访存地址从所述主机端获取feature数据，并缓存至所述一级调度单元。

2.根据权利要求1所述的FPGA异构加速方法，其特征在于，所述一级调度单元从主机端获取的feature数据和filter数据，为所述主机端将原始feature数据和原始filter数据进行封装后生成FPGA可读取数据。

3.根据权利要求2所述的FPGA异构加速方法，其特征在于，通过所述控制指令调度底层库中不同的执行单元对所述数据进行计算，包括：

所述二级调度单元利用硬件描述文件对底层库中的执行单元进行资源配置；所述执行单元包括卷积单元、激活单元、norm单元、池化单元中的至少一个执行单元；

利用所述一级调度单元在每个时钟周期发送的控制指令，调用底层库中已配置的执行单元对feature数据和filter数据进行计算。

4.一种FPGA异构加速装置，其特征在于，基于FPGA端，包括：

获取模块，用于从主机端获取数据及控制指令；所述控制指令为所述主机端对网络描述文件解析后生成的FPGA可识别的控制指令；所述主机端提供不同机器学习平台的接口，所述数据及网络描述文件为所述主机端通过目标机器学习平台的接口获取的；

数据计算模块，用于通过所述控制指令调度底层库中不同的执行单元对所述数据进行计算，并将计算结果发送至所述主机端，以通过所述主机端对计算结果进行后续数据处理；

其中，所述获取模块包括一级调度单元：

所述一级调度单元，用于解析所述控制指令，并在每个时钟周期计算feature数据和filter数据的访存地址；利用feature数据的访存地址从所述主机端获取feature数据，并将所述feature数据和控制指令发送至所述FPGA端的二级调度单元；利用filter数据的访存地址从所述主机端获取feature数据，并缓存至所述一级调度单元。

5.根据权利要求4所述的FPGA异构加速装置，其特征在于，所述一级调度单元从主机端获取的feature数据和filter数据，为所述主机端将原始feature数据和原始filter数据进行封装后生成FPGA可读取数据。

6.根据权利要求5所述的FPGA异构加速装置，其特征在于，所述数据计算模块包括二级调度单元和底层库；

所述二级调度单元，用于利用硬件描述文件对底层库中的执行单元进行资源配置；利用所述一级调度单元在每个时钟周期发送的控制指令，调用底层库中已配置的执行单元对feature数据和filter数据进行计算；

其中，所述执行单元包括卷积单元、激活单元、norm单元、池化单元中的至少一个执行单元。