[发明专利]半导体结构及其形成方法及标准单元结构

说明书

本发明实施例是有关于一种半导体结构及其形成方法及标准单元结构，尤其是有关于形成通孔轨和深通孔结构以减少标准单元结构中的寄生电容。通孔轨结构形成在与导线不同的级中。通孔轨结构可以减少导线数量和在相同互连级上的导线之间提供较大的间距，从而减少导线之间的寄生电容。

技术领域

本发明实施例涉及一种半导体结构及其形成方法及具有通孔轨和深通孔结构的标准单元。

背景技术

半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步产生了几代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演进过程中，功能密度(例如，每芯片面积的互连(interconnect)组件数量)普遍增加，而几何尺寸(例如，可以使用制造流程制作的最小构件或线)已被减小。

发明内容

根据本发明的实施例，一种半导体结构，包括：多个栅极结构；形成在第一介电层中的多个通孔，其中所述多个通孔中的每个通孔形成在所述多个栅极结构中的每个栅极结构上；形成在所述第一介电层中和形成在所述多个通孔中的至少一个通孔上的导电轨结构，其中所述导电轨结构电连接至所述多个通孔中的所述至少一个通孔；形成在所述第一介电层和所述导电轨结构上的第二介电层；至少形成在所述第二介电层中和形成在所述导电轨结构上的深通孔，其中所述深通孔电连接至所述导电轨结构；以及形成在所述深通孔上并与所述深通孔电连接的多个第一金属线。

根据本发明的实施例，一种标准单元结构，包括：多个源极/漏极接点结构；形成在第一介电层中和形成在所述多个源极/漏极接点结构中的两个或更多个源极/漏极接点结构上的通孔轨结构；与所述通孔轨结构平行的区域互连，其中所述区域互连与所述通孔轨结构位于不同的互连级；形成在所述第一介电层和所述通孔轨结构上的第二介电层；至少形成在所述第二介电层中和所述通孔轨结构上的深通孔，其中所述深通孔电连接至所述通孔轨结构；以及形成在所述深通孔上并与所述深通孔电连接的一个或多个导电结构。

根据本发明的实施例，一种形成半导体结构的方法，包括：形成多个源极/漏极接点结构；蚀刻第一沟槽；将第一导电材料沉积到所述第一沟槽中，以在所述多个源极/漏极接点结构中的两个或更多个源极/漏极接点结构上形成通孔轨结构，其中所述通孔轨结构与所述半导体结构的区域互连位于不同的互连级；蚀刻第二沟槽；将第二导电材料沉积到所述第二沟槽中，以形成位于所述通孔轨结构上且与所述通孔轨结构电连接的深通孔；蚀刻第三沟槽；以及将第三导电材料沉积到所述第三沟槽中，以形成位于所述深通孔上且与所述深通孔电连接的一个或多个导电结构。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A与图1B分别是根据一些实施例的示例性标准单元结构的布局视图和剖视图；

图2A与图2B分别是根据一些实施例的具有通孔轨和深通孔结构的示例性标准单元结构的布局视图和剖视图；

图3至图5是根据一些实施例的用于形成具有通孔轨和深通孔结构的示例性标准单元结构的制造流程的剖视图；

图6是根据一些实施例的形成具有通孔轨和深通孔结构的标准单元结构的示例性方法的流程图；以及

图7A至图10C是根据一些实施例的具有通孔轨和深通孔结构的标准单元结构的布局视图和剖视图。

具体实施方式