[发明专利]一种NVM芯片可靠性测试系统及测试方法有效
| 申请号: | 201810599812.0 | 申请日: | 2018-06-12 |
| 公开(公告)号: | CN110600071B | 公开(公告)日: | 2021-06-01 |
| 发明(设计)人: | 孙云龙;张学磊 | 申请(专利权)人: | 华大恒芯科技有限公司 |
| 主分类号: | G11C29/56 | 分类号: | G11C29/56 |
| 代理公司: | 北京元本知识产权代理事务所(普通合伙) 11308 | 代理人: | 黎昌莉 |
| 地址: | 610212 四川省成都市自由贸易*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 nvm 芯片 可靠性 测试 系统 方法 | ||
1.一种NVM芯片可靠性测试系统,所述测试系统包括:
用于控制和产生测试激励信号的测试主机,所述测试主机包括相互通信的上位机和测试机,其中上位机发送测试指令及测试向量给测试机,并且测试机分析所接收的测试指令和测试向量以生成测试激励信号;以及
与测试主机通信的测试板,包括驱动板和芯片基座板,其中驱动板对测试主机生成的测试激励信号进行处理,并把经处理的测试激励信号传输给芯片基座板;
所述驱动板采用分级、分类及分组驱动,并分类输出驱动后的信号;
所述芯片基座板包括输入接口、片选模块和芯片基座组,所述芯片基座板的片选模块构造成分类处理片选信号,实现全选、不选、单选或者分组选芯片基座板上的芯片。
2.如权利要求1所述的NVM芯片可靠性测试系统,其特征在于,所述处理包括对测试激励信号进行组合和/或分组以实现下列测试模式中的一个或多个:同步擦、写;异步擦、写;同步读激励;以及异步读。
3.如权利要求1所述的NVM芯片可靠性测试系统,其特征在于,所述测试主机与所述测试板采用线连接;和/或,所述测试板的驱动板和芯片基座板设计在同一PCB上、采用线连接、插入连接或者线连接和插入连接的混合连接。
4.如权利要求1或权利要求2所述的NVM芯片可靠性测试系统,其特征在于,所述驱动板包括输入接口、驱动模块和输出接口,其中驱动板的驱动模块包括输出驱动和I/O驱动;其中测试激励信号通过输入接口输入所述驱动板,经驱动模块进行激励之后,通过输出接口从所述驱动板输出;输出驱动用于对输出类信号进行加强,I/O驱动用于对I/O类信号进行加强;所述驱动模块还包括片选信号驱动,片选信号驱动对片选类信号进行加强。
5.如权利要求4所述的NVM芯片可靠性测试系统,其特征在于,所述驱动板采用分类输出,且所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口;所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出。
6.如权利要求1或权利要求2所述的NVM芯片可靠性测试系统,其特征在于,所述驱动板包括n个结构相同的驱动组合,每个驱动组合都包括输出驱动‘OUT’和I/O驱动‘I/O’,其中n为大于或等于1的整数;所述驱动板采用分级、分类及分组驱动,其中原始输入信号是第一级,驱动后输出信号是第二级;原始信号中分为输出类信号、I/O类信号、片选类信号;且输出类信号与I/O类信号组成一组,片选类信号为一组。
7.如权利要求6所述的NVM芯片可靠性测试系统,其特征在于,所述驱动板上包括至少一组由输出类信号与I/O类信号组成的信号组。
8.如权利要求1所述的NVM芯片可靠性测试系统,其特征在于,所述芯片基座板包括输入接口、片选模块和芯片基座组,其中经过驱动板处理的信号从输入接口输入芯片基座板,其中,输出类信号、I/O类信号输送到芯片基座,片选类信号经所述片选模块处理后输送到芯片基座。
9.如权利要求8所述的NVM芯片可靠性测试系统,其特征在于,所述芯片基座板的输入接口与所述驱动板的输出接口对应,其中所述驱动板的输出接口包括电源输出接口、I/O输出接口和输出-片选输出接口;所述输出类信号和片选类信号共用所述输出-片选输出接口进行信号输出,且所述芯片基座板的输入接口包括电源输入接口、I/O输入接口和输出-片选输入接口,其中电源输入接口用于将电源信号输入到芯片基座板;I/O输入接口用于将I/O信号输入到芯片基座板;输出-片选输入接口用于将片选信号输入到片选模块,经过片选模块处理后再输送到芯片基座板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华大恒芯科技有限公司,未经华大恒芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810599812.0/1.html,转载请声明来源钻瓜专利网。





