[发明专利]比较器、集成电路和方法

权利要求书

1.一种比较器，包括：

第一镜像单元，被配置为向输入单元输出动态电流，并根据从反馈单元接收的反馈电流调整所述动态电流的大小；

第二镜像单元，被配置为向所述输入单元输出固定电流；

所述输入单元，被配置为分别接收需要比较的第一电压和第二电压，根据所述第一电压与所述第二电压的差值、所述固定电流和所述动态电流分别输出第一电流和第二电流，并将所述第一电流输出到反馈单元，将所述第二电流输出到输出单元；

所述反馈单元，被配置为在接收到所述第一电流后，向所述第一镜像单元输出反馈电流；以及

所述输出单元，被配置为获得所述第二电流或者经过调整后的动态电流的镜像电流，并且在所述第一电压大于所述第二电压的情况下，响应于所述第二电流而输出第一比较结果，以及在所述第一电压小于所述第二电压的情况下，响应于所述镜像电流而输出第二比较结果。

2.根据权利要求1所述的比较器，其中，

在所述第一电压大于所述第二电压的情况下所述第一镜像单元接收的反馈电流小于在所述第一电压小于所述第二电压的情况下所述第一镜像单元接收的反馈电流。

3.根据权利要求1所述的比较器，其中，

在所述第一电压大于所述第二电压的情况下，所述第一电压与所述第二电压的差值越小，所述反馈电流越大。

4.根据权利要求1所述的比较器，其中，

所述第一镜像单元包括：第一P型沟道金属氧化物半导体PMOS晶体管和第二PMOS晶体管；

其中，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接到电源电压端，所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极相连，所述第一PMOS晶体管的漏极分别连接所述第一PMOS晶体管的栅极和所述反馈单元的输出端，所述第二PMOS晶体管的漏极连接到所述输入单元的电流输入端。

5.根据权利要求1或4所述的比较器，其中，

所述反馈单元包括：第一N型沟道金属氧化物半导体NMOS晶体管；

其中，所述第一NMOS晶体管的源极连接所述输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述输入单元的第二输出端；所述第一NMOS晶体管的漏极作为所述反馈单元的输出端。

6.根据权利要求1所述的比较器，其中，

所述第二镜像单元包括：第三PMOS晶体管和第四PMOS晶体管；

其中，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极连接到电源电压端，所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的栅极相连，所述第三PMOS晶体管的漏极分别连接所述第三PMOS晶体管的栅极和电流源，所述第四PMOS晶体管的漏极连接到所述输入单元的电流输入端。

7.根据权利要求1所述的比较器，其中，

所述输入单元包括：第五POMS晶体管、第六PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；

其中，所述第五POMS晶体管的源极和所述第六PMOS晶体管的源极连接并一起作为所述输入单元的电流输入端，所述第五PMOS晶体管的栅极被配置为接收所述第一电压，所述第六PMOS晶体管的栅极被配置为接收所述第二电压，所述第五PMOS晶体管的漏极分别连接所述第二NMOS晶体管的漏极、所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的栅极，所述第六PMOS晶体管的漏极分别连接所述第五NMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第三NMOS晶体管的栅极，所述第二NMOS晶体管的漏极和所述第二NMOS晶体管的栅极相连并一起作为所述输入单元的第二输出端，所述第五NMOS晶体管的漏极与所述第五NMOS晶体管的栅极相连并一起作为所述输入单元的第三输出端，所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极和所述第五NMOS晶体管的源极均接地并一起作为所述输入单元的第一输出端。