[发明专利]用于串行通信环境中的带外通信的串行器和并行器

说明书

本公开描述一种串行器和一种并行器。所述串行器可通过串行接口从主机装置接收呈并行格式的信息序列和控制信息。所述串行器转换呈所述并行格式的所述信息序列以将呈串行格式的所述信息序列提供到所述并行器，所述并行器将呈所述串行格式的所述信息序列转换成呈所述并行格式的所述信息序列。所述串行器传递所述控制信息以将所述控制信息提供到所述并行器，所述控制信息由所述并行器以类似方式传递。所述控制信息可包含一或多个控制包和/或一或多个链路脉冲以训练通过通信信道彼此通信的一或多个其它串行器和/或一或多个其它并行器。

相关申请的交叉引用

本申请要求2017年7月13日申请的第62/532,073号美国临时专利申请的权益，所述临时专利申请以全文引用的方式并入本文中。

技术领域

本公开大体上涉及串行通信环境，且包含用于传达所述串行通信环境内的控制信息的带外通信。

背景技术

链路训练是用在高速串行器-并行器(SERDES)通信中的技术，且是以太网标准(例如，IEEE802.3)规范的部分。链路训练提供一种方案以供装置使用带内信息在点对点链路上与远程链路伙伴(LP)通信，从而共同改善所述链路上的误码率(BER)和/或由所述链路引起的对邻近信道的干扰。现有链路训练解决方案仅在链路启动或初始化期间执行一次链路训练，且因此，其应用有限。

发明内容

在一个方面中，提供一种串行器。所述串行器包括：转换电路，其经配置以从多个输入端口当中的第一组输入端口接收呈并行格式的并行信息序列，且根据定时信号将所述并行信息序列从所述并行格式转换成串行格式，以将串行信息序列和所述定时信号提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。

在另一方面中，提供一种并行器。所述并行器包括：转换电路，其经配置以从多个输入端口当中的第一组输入端口接收呈串行格式的串行信息序列和定时信号，且根据所述定时信号将所述串行信息序列从所述串行格式转换成并行格式，以将并行信息序列提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。

在又一方面中，提供一种第一电子装置。所述第一电子装置包括：主机装置，其具有第一串行器，所述第一串行器经配置以：从第一多个输入端口当中的第一组输入端口接收呈并行格式的第一信息序列且从所述第一多个输入端口当中的第二输入端口接收控制信息，根据定时信号将呈所述并行格式的所述第一信息序列转换成串行格式以将呈所述串行格式的第二信息序列和所述定时信号提供到第一多个输出端口当中的第一组输出端口，且将所述控制信息从所述第二输入端口传递到所述第一多个输出端口当中的第二输出端口；以及物理层(PHY)装置，其具有第一并行器和第二串行器，所述第一并行器经配置以：从第二多个输入端口当中的第一组输入端口接收呈所述串行格式的所述第二信息序列和所述定时信号且从所述第二多个输入端口当中的第二输入端口接收所述控制信息，根据所述定时信号将呈所述串行格式的所述第二信息序列转换成所述并行格式以将呈所述并行格式的第三信息序列和所述定时信号提供到第二多个输出端口当中的第一组输出端口，且将所述控制信息从所述第二输入端口传递到所述第二多个输出端口当中的第二输出端口，且其中所述第二串行器经配置以：从第三多个输入端口当中的第一组输入端口接收呈所述并行格式的所述第三信息序列且从所述第三多个输入端口当中的第二输入端口接收所述控制信息，根据所述定时信号将呈所述并行格式的所述第一信息序列转换成所述串行格式以将呈所述串行格式的第四信息序列和所述定时信号提供到第三多个输出端口当中的第一组输出端口，以及将所述控制信息从所述第二输入端口传递到所述第三多个输出端口当中的第二输出端口。

附图说明