[发明专利]多寄存器存储器访问指令、处理器、方法和系统

权利要求书

1.一种处理器，包括：

高速缓存，用于存储多个高速缓存线；

多个通用寄存器；

多个128位紧缩数据寄存器，其包括第一目的地128位紧缩数据寄存器和第二目的地128位紧缩数据寄存器；

指令取出单元，用于取出指令，所述指令包括从存储器装入指令；

解码单元，用于对所述从存储器装入指令进行解码，所述从存储器装入指令指示存储器中的起始存储器单元，所述起始存储器单元与待装入的数据相关联，并且所述从存储器装入指令具有用于指定所述第一目的地128位紧缩数据寄存器的第一字段、并且具有用于指定所述第二目的地128位紧缩数据寄存器的第二字段；以及

存储器访问单元，其耦合到所述解码单元并且耦合到所述多个128位紧缩数据寄存器，所述存储器访问单元用于响应于被解码的从存储器装入指令而执行从存储器装入操作，所述从存储器装入操作用于：

从所指示的起始存储器单元装入第一128位数据，并将所装入的第一128位数据存储在所述第一目的地128位紧缩数据寄存器中；以及

装入与所述第一128位数据相邻的第二128位数据，并将所装入的第二128位数据存储在所述第二目的地128位紧缩数据寄存器中。

2.如权利要求1所述的处理器，还包括多个写入掩码寄存器，用于断定结果矢量写入。

3.如权利要求1所述的处理器，还包括16宽矢量处理单元，用于执行双精度浮点指令。

4.如权利要求1所述的处理器，其中，所述高速缓存用于存储512位高速缓存线。

5.如权利要求1所述的处理器，其中，所述高速缓存用于存储1024位高速缓存线。

6.如权利要求1所述的处理器，其中，所述高速缓存用于存储所述128位紧缩数据寄存器的多倍宽度的高速缓存线。

7.如权利要求1所述的处理器，还包括：

分支预测单元；以及

转换后备缓冲器(TLB)。

8.如权利要求1所述的处理器，其中，所述处理器是精简指令集计算(RISC)处理器。

9.一种片上系统(SoC)，包括：

集成存储器控制器；以及

如权利要求1-8中的任意一项所述的处理器，其耦合到所述集成存储器控制器。

10.如权利要求9所述的片上系统，还包括耦合到所述处理器的通信处理器。

11.如权利要求9所述的片上系统，还包括耦合到所述处理器的网络处理器。

12.如权利要求9所述的片上系统，还包括耦合到所述处理器的图像处理器。

13.如权利要求9所述的片上系统，还包括耦合到所述处理器的显示单元，所述显示单元耦合到外部显示器。

14.如权利要求9所述的片上系统，还包括耦合到所述处理器的图形处理单元。

15.如权利要求9所述的片上系统，还包括耦合到所述处理器的音频处理器。

16.如权利要求9所述的片上系统，还包括耦合到所述处理器和所述集成存储器控制器的互连。

17.如权利要求16所述的片上系统，其中，所述互连包括环形互连。

18.如权利要求9所述的片上系统，还包括耦合到所述处理器的直接存储器存取(DMA)单元。

19.如权利要求9所述的片上系统，还包括耦合到所述处理器的协处理器。