[发明专利]电路结构最优化装置以及机器学习装置

说明书

本发明提供一种电路结构最优化装置以及机器学习装置。该电路结构最优化装置具备学习FPGA器件的电路结构的机器学习装置，该机器学习装置将FPGA器件的电路结构数据以及表示FPGA器件的错误产生状态的FPGA错误产生状态数据作为表示环境的当前状态的状态变量进行观测，另外，取得表示FPGA器件工作状态的适当与否判定结果的判定数据。于是，使用这些状态变量和判定数据，将FPGA器件的电路结构与FPGA错误产生状态数据关联起来进行学习。

技术领域

本发明涉及电路结构最优化装置以及机器学习装置。

背景技术

有一种相对于制造时固定所有电路的普通集成电路，在出货后由用户设定所希望的电路结构而发挥功能的器件即可编程逻辑器件(PLD：Programmable Logic Device)。作为这种器件的一种的FPGA(Field Programmable Gate Array现场可编程门阵列)，通过组合能够编程的逻辑组件即逻辑块，从单纯的逻辑电路到包括存储器要素的复杂电路，能够根据需要，在使用FPGA的现场构成并使用。在FPGA中，能够在封装上的任意位置构建这样的电路。

如果中子束进入FPGA器件，则该中子束与封装内的硼等碰撞并产生包括α射线的大量离子，该α射线成为原因，硅内部的电位反转，产生软错误。另外，作为与FPGA器件的软错误相关的现有技术，例如在日本特开2006-344223号公报和日本特开2016-167669号公报中公开检测软错误的产生的技术。

FPGA器件中软错误的发生概率根据构成FPGA器件的封装材料中包括的硼等的密度(硼浓度的高低)而变化。图9表示FPGA器件的概略结构图。

如图9所示，当在FPGA器件内有硼浓度高的区域时，在该区域软错误发生的概率变高，因此，通过在该区域不配置电路或者配置具有错误纠正功能和冗余性的耐噪音的电路，来应对软错误。

如上所述，在每个FPGA器件中，软错误产生频度高的FPGA的逻辑电路区域不同，但是为了高效地应对软错误，需要掌握在FPGA器件上的哪个位置容易产生软错误。

发明内容

因此，本发明的目的为提供能够降低FPGA器件的误动作的产生频度的电路结构最优化装置以及机器学习装置。

在本发明的电路结构最优化装置中，将FPGA器件中的软错误的产生次数与FPGA器件上的位置关联起来进行存储，收集所存储的软错误的产生次数、包括FPGA器件的处理速度、发热量、消耗功率等的FPGA器件的错误产生状态相关的数据，进行将这些作为状态数据的机器学习，从而能够导出得到FPGA器件的稳定工作的最佳的电路结构。

本发明一个方式的电路结构最优化装置进行FPGA器件的电路结构和配置的最优化，具备学习上述FPGA器件的电路结构的机器学习装置。而且，上述机器学习装置具备：观测部，其将表示上述FPGA器件的电路结构的FPGA器件的电路结构数据以及表示上述FPGA器件的错误产生状态的FPGA错误产生状态数据作为表示环境的当前状态的状态变量进行观测；判定数据取得部，其取得表示上述FPGA器件工作状态的适当与否判定结果的判定数据；以及学习部，其使用上述状态变量和上述判定数据，将上述FPGA器件的电路结构与上述FPGA错误产生状态数据关联起来进行学习。

上述状态观测部进一步将包括上述FPGA器件的发热量、消耗功率以及工作速度中的至少任意一个的FPGA器件工作状态数据作为上述状态变量进行观测，上述学习部能够将上述FPGA器件的电路结构与上述FPGA错误产生状态数据和上述FPGA器件工作状态数据的双方关联起来进行学习。

上述学习部能够具备：回报计算部，其求出与上述适当与否判定结果关联的回报；以及价值函数更新部，其使用上述回报更新表示针对上述FPGA器件的错误产生状态的上述FPGA器件的电路结构的价值的函数。

上述学习部能够通过多层构造运算上述状态变量和上述判定数据。