[发明专利]静电放电保护装置及其应用

说明书

一种静电放电保护装置，包括形成于基材中且具有相异多数载流子的第一双极晶体管寄生电路和第二双极晶体管寄生电路以及静电放电保护元件。静电放电保护元件具有一个接地端以及一个连接端与第一双极晶体管寄生电路连接。当静电放电电压大于接地电压时，第一电流会经由包含第一双极晶体管寄生电路中的寄生二极管和静电放电保护元件的第一保护电路组合以及包含第一双极晶体管寄生电路和第二双极晶体管寄生电路的第二保护电路组合二者中的一者导入地面。当静电放电电压小于接地电压时，第二电流会经由第一保护电路组合和第二保护电路组合的另一者由地面导入电压源。

技术领域

本揭露是有关于一种半导体电路及其应用。特别是有关于一种静电放电(electrostatic discharge，ESD)保护装置及其应用。

背景技术

静电放电是一种在不同物体之间所生的静电电荷累积和转移现象。会在非常短暂的时间，通常只有几个纳米秒，产生非常高能量的高密度的电流，一旦流过半导体装置，通常会损坏半导体装置。故当通过机械、人体在半导体装置中产生静电电荷时，必须提供静电放电保护装置与放电路径以避免半导体装置受到损坏。

以被广泛使用在集成电路的输入/输出(Input/Output，I/O)垫与内部电路之间的静电放电保护构造为例，其利用在集成电路中所内建的寄生双载流子接面晶体管(bipolarjunction transistor，BJT)和/或其他静电放电保护元件，例如金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)晶体管，所构成的静电放电保护电路来保护内部电路免于被由输入/输出垫所导入的静电放电电流所毁损。而为了提高静电放电保护电路的触发电压(Trigger Voltage，Vtr)及维持电压(Holding Voltage，Vh)，以增进静电放电保护电路的电流分路(current shunting)能力一般会在输入/输出垫与静电放电保护电路之间设置至少一个串联的二极管元件。

然而，二极管元件的设置会阻断反向的静电放电电流，可能损坏内部电路和电放电保护电路。因此，必须额外提供另一个的静电放电电路以分散反向的静电放电电流。但此举将会将使集成电路的整体布局尺寸(lay-out size)无法降低，并不符合集成电路尺寸微缩的设计趋势。

因此，有需要提供一种先进的静电放电保护装置及其应用，来解决现有技术所面临的问题。

发明内容

本说明书的一实施例揭露一种静电放电保护装置，包括半导体基材、第一掺杂阱区、第二掺杂阱区、第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区以及一静电放电保护元件。第一掺杂阱区位于半导体基材之中。第二掺杂阱区位于第一掺杂阱区之中。第一掺杂区和第二掺杂区分别位于第二掺杂阱区之中，彼此隔离，且分别连接一电压源。第三掺杂区位于第一掺杂阱区之中。第四掺杂区位于半导体基材之中，邻接第一掺杂阱区，且接地(grounding)。第一掺杂区、第二掺杂阱区和第一掺杂阱区形成第一双极晶体管寄生(Parasitic Bipolar Junction Transistor，BJT)电路；第二掺杂区、第一掺杂阱区和第四掺杂区形成第二双极晶体管寄生电路；且第一双极晶体管寄生电路和第二双极晶体管寄生电路具有相异的多数载流子(majority carrier)。静电放电保护元件，具有一个接地端以及一个与第三掺杂区连接的连接端。当电压源大于接地电压时，第一电流会经由包含第一双极晶体管寄生电路中的寄生二极管和静电放电保护元件的第一保护电路组合以及包含第一双极晶体管寄生电路和第二双极晶体管寄生电路的第二保护电路组合二者中的一者导入地面。当电压源小于接地电压时，第二电流会经由第一保护电路组合和第二保护电路组合的另一者由地面导入电压源。

本说明书的另一实施例揭露一种存储器元件，其包括如上所述的该静电放电保护装置以及与静电放电保护装置电性连接的一存储单元阵列。