[发明专利]钳位休眠定态逻辑电路、半导体存储器及电压钳位方法

权利要求书

1.一种钳位休眠定态逻辑电路，其特征在于，包括：

信号控制单元，用于根据状态控制信号输出逻辑信号“1”；

串联连接的多个逻辑单元，与所述信号控制单元的输出端连接，每个所述逻辑单元包括电源端和接地端；第奇数个所述逻辑单元的电源端相连至第一节点，第偶数个所述逻辑单元的接地端相连至第二节点；

第一开关晶体管，具有连接到所述第一节点的漏极以及连接到第一电源的源极；

第二开关晶体管，具有连接到所述第二节点的漏极以及连接到第二电源的源极，所述第一电源的电压大于所述第二电源的电压；

第一钳位电路，所述第一钳位电路的一端连接到所述第一电源，所述第一钳位电路的另一端连接到所述第一节点，所述第一钳位电路用于在所述第一开关晶体管关断后第奇数个所述逻辑单元的电源端的电压钳位至第一阈值电压；以及

第二钳位电路，所述第二钳位电路的一端连接到所述第二节点，所述第二钳位电路的另一端连接到所述第二电源，所述第二钳位电路用于在所述第二开关晶体管关断后第偶数个所述逻辑单元的接地端电压钳位至第二阈值电压；

其中，当所述休眠定态逻辑电路处于工作状态，所述第一开关晶体管和所述第二开关晶体管导通；当所述休眠定态逻辑电路处于休眠状态，所述第一开关晶体管和所述第二开关晶体管关断，并且第一逻辑单元从所述信号控制单元接收所述逻辑信号“1”，并且各个所述逻辑单元的输出信号保持在所述休眠定态逻辑电路处于工作状态时的状态。

2.如权利要求1所述的钳位休眠定态逻辑电路，其特征在于，所述第一钳位电路和所述第二钳位电路的任一者均包括顺次串联的多个逻辑器件，每个所述逻辑器件在导通时均具有导通阈值电压，

其中，所述第一阈值电压为所述第一电源的电压与所述逻辑器件中导通的多个所述逻辑单元的阈值电压总和的差值，以及所述第二阈值电压为所述第二电源的电压与所述逻辑器件的导通阈值电压总和的和值。

3.如权利要求2所述的钳位休眠定态逻辑电路，其特征在于，还包括：

开关控制单元，连接至多个所述逻辑器件，用于根据所述钳位休眠定态逻辑电路从休眠模式进入工作模式的时间范围确定接入电路的所述逻辑器件的个数；

其中，所述第一钳位电路中的每个所述逻辑器件两端并联有开关PMOS管；所述第二钳位电路中的每个所述逻辑器件的两端并联有开关NMOS管，所述开关PMOS管的栅极和所述开关NMOS管的栅极均连接至所述开关控制单元。

4.如权利要求2所述的钳位休眠定态逻辑电路，其特征在于，所述第一钳位电路和所述第二钳位电路均包括顺次串联的多个二极管。

5.如权利要求2所述的钳位休眠定态逻辑电路，其特征在于，所述第一钳位电路包括顺次串联的多个功能PMOS管，每个所述功能PMOS管的栅极与自身源极连接；所述第二钳位电路包括顺次串联的多个功能NMOS管，每个所述功能NMOS管的栅极与自身源极连接。

6.如权利要求1至5任一所述的钳位休眠定态逻辑电路，其特征在于，第奇数个所述逻辑单元的接地端连接至第二电源，第偶数个所述逻辑单元的电源端连接至第一电源，所述第一开关晶体管的栅极和所述第二开关晶体管的栅极皆用于接收开关逻辑信号；

其中，所述开关逻辑信号用于根据所述钳位休眠定态逻辑电路处于工作状态和休眠状态，控制所述第一开关晶体管以及所述第二开关晶体管同步的导通和关断。