[发明专利]信号检测电路和信号检测方法

说明书

本发明涉及信号检测电路和信号检测方法。具有：相关电路，由第一~第n相关器构成，其中，n为3以上的整数；第一加法运算器，将相关电路的第一~第j相关器之中的包含第j相关器的k个相关器计算出的k个相关值相加来计算第一加法运算值，其中，j为1jn‑2的整数，k为1k≤j的整数；第二加法运算器，将相关电路的第一~第p相关器之中的包含第p相关器的r个相关器计算出的r个相关值相加来计算第二加法运算值，其中，p为jp≤n的整数，r为kr≤p的整数；减法运算器，从第二加法运算值减去第一加法运算值来计算减法运算值；以及同步检测部，将减法运算值与阈值比较，根据比较结果来对扩频序列和接收信号的同步定时进行检测。

技术领域

本发明涉及扩频接收机的信号检测电路和信号检测方法。

背景技术

近年来，进行将信号的频谱扩频到宽频带中来发送的扩频通信。在作为扩频通信的通信方式之一的直接序列扩频方式中，发送机通过使用了扩频码（扩频序列（spreadingsequence））的扩频处理将信号的频带扩频并将其发送。接收机通过使用扩频序列进行解扩处理来将接收信号解码而得到接收数据。

扩频接收机作为用于从接收信号得到接收数据的信号检测电路而具有进行解扩处理的解扩电路。解扩电路生成扩频序列与接收信号的相关值，根据相关值是否为阈值以上来进行扩频序列的同步检测。作为利用直接序列扩频方式的扩频的接收机，提出了能够在同步检测前和同步检测后切换相关值的阈值以便防止由障碍物等造成的同步偏离的无线数据传输装置（例如，专利文献1）。

现有技术文献

专利文献

专利文献1：日本特开平9-093160号公报。

发明要解决的课题

上述那样的解扩电路（信号检测电路）具有按照每个码片时钟将接收信号向下级移位的多个相关器，基于将由各个相关器计算出的相关值相加后的加法运算结果是否为阈值以上来进行同步检测。此时，在接收信号的信号电平较高的情况下相关值变大，如接收灵敏度点附近那样在信号电平低的CNR（Carrier-Noise Ratio，载噪比）的环境下受到噪声的影响而相关值变低。

因此，在信号电平高的情况下在接收信号之后在早的定时相关值超过阈值，但是，在信号电平低的情况下相关值超过阈值的定时变晚。在相关值超过阈值的定时晚的情况下同步检测的定时也迟，生成接收数据和接收时钟的定时也晚。此外，在前导码长度短的无线通信系统中，存在当同步检测的定时迟时连同步字都不能同步的可能性，存在不会正常地生成接收数据和接收时钟而有陷入不能接收分组的状态的可能性这样的问题。

发明内容

本发明是鉴于上述问题点而完成的，其目的在于提供能够在扩频通信的接收机中不管接收信号电平而可靠地进行同步检测的信号检测电路。

用于解决课题的方案

本发明的信号检测电路是，一种信号检测电路，根据对通过使用了扩频序列的扩频通信发送的信号进行接收而得到的接收信号基于所述扩频序列来得到接收数据，所述信号检测电路的特征在于，具有：相关电路，由依次作为第一级~第n级的相关器连接且根据所述扩频序列的码片速率周期将所述接收信号向下级移位并分别计算所述接收信号与所述扩频序列的相关值的第一~第n相关器构成，其中，n为3以上的整数；第一加法运算器，将所述相关电路的第一~第j相关器之中的包含所述第j相关器的k个相关器计算出的k个相关值相加来计算第一加法运算值，其中，j为1jn-2的整数，k为1k≤j的整数；第二加法运算器，将所述相关电路的第一~第p相关器之中的包含所述第p相关器的r个相关器计算出的r个相关值相加来计算第二加法运算值，其中，p为jp≤n的整数，r为kr≤p的整数；减法运算器，从所述第二加法运算值减去所述第一加法运算值来计算减法运算值；以及同步检测部，将所述减法运算值与阈值比较，根据比较结果来对所述扩频序列和所述接收信号的同步定时进行检测。