[发明专利]一种基于FPGA的卷积神经网络实现方法及装置

说明书

本发明提供了一种基于FPGA的卷积神经网络实现方法及装置，该方法首先初始化FPGA的可编辑资源，生成实现模型需要的功能模块，然后加载待实现卷积神经网络模型中各处理层次的权值数据至FPGA的内存存储器，关联FPGA的状态寄存器与处理层次，并将待处理数据通过FPGA的内存控制器存储至内存存储器，最后读取状态寄存器的参数，确定待运行处理层次，并完成待运行处理层次对数据的处理，直至待实现卷积神经网络模型的所有处理层次顺序运行结束，输出待处理数据对应的处理结果；在整个过程中，卷积神经网络是实现都是通过FPGA的硬件来实现的，而不再依赖于软件，解决了现有卷积神经网络技术依赖软件实现的问题。

技术领域

本发明涉及FPGA(Field-Programmable Gate Array，现场可编程门阵列)领域，尤其涉及一种基于FPGA的卷积神经网络实现方法及装置。

背景技术

随着人工智能的爆发式增长，深度学习已经成为当前从大量数据分析提取有价值信息的有效手段，而卷积神经网络由于其权值的可重用性而受到关注。目前卷积神经网络大部分通过软件实现，数据量大，对硬件的计算能力要求高，依赖于云端的高计算能力，功耗大。

发明内容

本发明提供一种基于FPGA的卷积神经网络实现方法及装置，以解决现有卷积神经网络技术依赖软件实现的问题。

为解决上述技术问题，本发明采用以下技术方案:

一种基于FPGA的卷积神经网络实现方法，其包括：

初始化FPGA的可编辑资源，生成输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块以及运行控制模块；

加载待实现卷积神经网络模型中各处理层次的权值数据至FPGA的内存存储器，关联FPGA的状态寄存器与处理层次；

将待处理数据通过FPGA的内存控制器存储至内存存储器；

运行控制模块读取状态寄存器的参数，确定待运行处理层次，并控制输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成待运行处理层次对数据的处理，直至待实现卷积神经网络模型的所有处理层次顺序运行结束，输出待处理数据对应的处理结果。

进一步地，在待运行处理层次为卷积计算层次时，运行控制模块控制输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成待运行处理层次对数据的处理包括：

控制数据读取模块通过内存控制器读取内存存储器中存储的卷积计算层次对应的权值数据和输入数据，并存入输入缓存模块；

控制输入控制模块将输入缓存模块存储的权值数据和输入数据，输入神经网络处理单元；

控制神经网络处理单元使用权值数据对输入数据进行计算，并输出计算结果；

控制输出控制模块将计算结果存入输出缓存模块；

控制内存控制器读取输出缓存模块内的计算结果，并将计算结果存入内存存储器。

进一步地，在待运行处理层次为池化操作层次时，运行控制模块控制输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成待运行处理层次对数据的处理包括：

控制数据读取模块通过内存控制器读取内存存储器中存储的池化操作层次对应的输入数据，并存入输入缓存模块；

控制输入控制模块将输入缓存模块存储的输入数据划分为多个池化窗口，从池化窗口中按顺序输入神经网络处理单元；

控制神经网络处理单元对输入数据进行最大池化比较，并输出比较结果；

控制输出控制模块将比较结果存入输出缓存模块；