[发明专利]一种基于FPGA的卷积神经网络实现方法及装置

权利要求书

1.一种基于FPGA的卷积神经网络实现方法，其特征在于，包括：

初始化FPGA的可编辑资源，生成输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块以及运行控制模块；

加载待实现卷积神经网络模型中各处理层次的权值数据至FPGA的内存存储器，关联FPGA的状态寄存器与所述处理层次；

将待处理数据通过FPGA的内存控制器存储至所述内存存储器；

所述运行控制模块读取所述状态寄存器的参数，确定待运行处理层次，并控制所述输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成所述待运行处理层次对数据的处理，直至所述待实现卷积神经网络模型的所有处理层次顺序运行结束，输出所述待处理数据对应的处理结果。

2.如权利要求1所述的卷积神经网络实现方法，其特征在于，在待运行处理层次为卷积计算层次时，所述运行控制模块控制所述输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成所述待运行处理层次对数据的处理包括：

控制所述数据读取模块通过所述内存控制器读取所述内存存储器中存储的所述卷积计算层次对应的权值数据和输入数据，并存入所述输入缓存模块；

控制所述输入控制模块将所述输入缓存模块存储的权值数据和输入数据，输入所述神经网络处理单元；

控制所述神经网络处理单元使用所述权值数据对所述输入数据进行计算，并输出计算结果；

控制所述输出控制模块将所述计算结果存入所述输出缓存模块；

控制所述所述内存控制器读取所述输出缓存模块内的计算结果，并将所述计算结果存入所述内存存储器。

3.如权利要求1所述的卷积神经网络实现方法，其特征在于，在待运行处理层次为池化操作层次时，所述运行控制模块控制所述输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成所述待运行处理层次对数据的处理包括：

控制所述数据读取模块通过所述内存控制器读取所述内存存储器中存储的所述池化操作层次对应的输入数据，并存入所述输入缓存模块；

控制所述输入控制模块将所述输入缓存模块存储的输入数据划分为多个池化窗口，从池化窗口中按顺序输入所述神经网络处理单元；

控制所述神经网络处理单元对输入数据进行最大池化比较，并输出比较结果；

控制所述输出控制模块将所述比较结果存入所述输出缓存模块；

控制所述所述内存控制器读取所述输出缓存模块内的比较结果，并将所述比较结果存入所述内存存储器。

4.如权利要求1所述的卷积神经网络实现方法，其特征在于，在待运行处理层次为连线操作层次时，所述运行控制模块控制所述输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成所述待运行处理层次对数据的处理包括：

确定当前处理层次的输入数据对应的其他处理层次的输出数据；

将所述其他前处理层次的输出数据在所述内存存储器中的存储地址，配置为当前处理层次的输入数据的输入地址；

控制所述数据读取模块通过所述内存控制器读取所述内存存储器中存储的所述输入地址对应的输入数据，并存入所述输入缓存模块。

5.如权利要求1所述的卷积神经网络实现方法，其特征在于，在待运行处理层次为重组操作层次时，所述运行控制模块控制所述输入缓存模块、输出缓存模块、输入控制模块、输出控制模块、神经网络处理单元、数据读取模块完成所述待运行处理层次对数据的处理包括：

控制所述数据读取模块通过所述内存控制器读取所述内存存储器中存储的所述重组操作层次对应的输入数据，并存入所述输入缓存模块；

控制所述输入控制模块将所述输入缓存模块存储的输入数据，输入所述神经网络处理单元；

控制所述神经网络处理单元对所述输入数据进行重组操作，并输出重组结果；

控制所述输出控制模块将所述重组结果存入所述输出缓存模块；

控制所述所述内存控制器读取所述输出缓存模块内的重组结果，并将所述重组结果存入所述内存存储器；

建立所述输入数据在所述内存存储器中的存储地址、与所述重组结果在所述内存存储器中的存储地址之间的映射。