[发明专利]数模转换器

说明书

本公开涉及一种数模转换器。其包括：译码模块、阵列转换模块、求和模块及校正模块。校正模块根据第一数字信号及所存储的校正参数生成校正补偿信号；译码模块根据第一数字信号及校正补偿信号生成译码处理后的状态控制信号；阵列转换模块生成受状态控制信号控制的多个第一模拟信号；求和模块确定求和处理后的第二模拟信号作为模拟输出信号。根据本公开的实施例，能够通过校正模块输出校正补偿信号，译码模块根据输入数字信号及校正补偿信号生成状态控制信号，阵列转换模块生成模拟信号，进而求和确定模拟输出信号，从而降低数模转换器的动态失配，提高数模转换器的精度和线性度。

技术领域

本公开涉及集成电路技术领域，尤其涉及一种数模转换器。

背景技术

数模转换器(DAC)又称D/A转换器，简称DAC，它是把数字量转变成模拟量的器件。数模转换器既可作为独立的数模转换器芯片用于信号处理、军用通讯、雷达、电子对抗等领域，也可作为IP或子模块用于DDS、射频模拟前端以及各种高精度SOC系统，实现将数字信号转换成模拟信号输出的功能。数模转换器作为数字域与模拟域之间转换的重要桥梁，在信号处理和通信领域中有着重要作用。

随着现代通信中信息量的提高，对数模转换器的速度有了更高的要求。同时由于频谱的复用，使得单一信道中同时存在的信号频谱范围更宽，为降低不同频段内信号的干扰，同时降低非线性引入的谐波的干扰，要求数模转换器有更高的线性度。DAC的线性度通常采用SFDR(Spurious Free Dynamic range，无杂散动态范围)来描述，SFDR定义为输出关心的频带范围内，信号能量和能量最大的谐波的能量之比。在更宽的频带范围内达到更高的SFDR是当前应用领域的发展对数模转换器提出的新的性能要求，也是当前研究领域的热点之一。

高性能数模转换器的SFDR主要受限于两大因素：模拟单元的静态失配，即在工艺制造或者使用环境变化时，实际的模拟单元对应的模拟量与设计的不同；模拟单元切换过程中的动态失配，这种动态失配主要由不同被控的物理单元之间到输出端或者控制信号到不同被控物理单元之间的距离不同导致的时序失配造成。同时输出信号变化时，也可能导致内部物理单元切换的特性发生改变，如切换延时或者切换过程中的跳变沿陡峭程度。这两大因素中，静态失配主要限制数模转换器SFDR在低频的性能，而动态失配则主要限制数模转换器SFDR在高频的性能。随着数模转换器工作频率越来越高，解决动态失配的问题变得尤为重要。

发明内容

有鉴于此，本公开提出了一种数模转换器，能够降低数模转换器的动态失配，提高数模转换器的精度和线性度。

根据本公开的一方面，提供了一种数模转换器，包括：

译码模块，所述译码模块的第一输入端输入第一数字信号，第二输入端输入校正补偿信号，输出端输出译码处理后的状态控制信号；

阵列转换模块，连接到所述译码模块，所述阵列转换模块的输入端输入所述状态控制信号，输出端输出受所述状态控制信号控制的多个第一模拟信号；

求和模块，连接到所述阵列转换模块，所述求和模块的输入端输入所述多个第一模拟信号，输出端输出求和处理后的第二模拟信号；

校正模块，连接到所述译码模块，所述校正模块的第一输入端输入第一数字信号，第一输出端输出校正补偿信号，

其中，所述校正模块根据所述第一数字信号以及内部的校正参数生成所述校正补偿信号，所述数模转换器将所述第二模拟信号作为数模转换后的模拟输出信号，

其中，所述阵列转换模块包括多个动作单元，所述状态控制信号的各位数字信号分别输入所述多个动作单元，所述多个动作单元的输出端分别输出受所述状态控制信号控制的多个第一模拟信号，

所述多个动作单元的开关权重绝对值之和除以所述多个动作单元中的开关权重绝对值的最小值的商值大于与所述状态控制信号相对应的第一数字信号的十进制数值的最大值。