[发明专利]一种编译码系统使用多种错误纠正码组合的方法

说明书

本发明公开了一种编译码系统使用多种错误纠正码组合的方法，包括计算机、主控芯片和多个储存组件，计算机通过总线连接主控芯片，主控芯片通过总线连接多个储存组件，主控芯片内设有编码器和解码器，且编码器与解码器双向连接，本发明提供一种可配置编码系统及方法用于存储设备或设备的多个纠错码的方法，以便有效和经济地提供无差错的参数。

技术领域

本发明涉及储存装置技术领域，具体为一种编译码系统使用多种错误纠正码组合的方法。

背景技术

编码器/解码器或编解码器通常伴随着诸如闪存的非易失性存储器装置，在存储器访问过程中出现错误的问题。该闪存已经发展成许多不同类型的信息长度和奇偶长度在一些应用中，需要一种在同一芯片中支持不同类型的闪存的闪光控制器，从而可以保证数据的正确性，无论是否涉及何种类型的闪光。换句话说，该编解码器必须可配置用于多个纠错码。

然而，多个纠错码导致用于初始化编解码器的多个参数，而一些参数可能相当大。这可以扩大编解码器或闪存控制器的电路面积。此外，在编解码器或控制器中存储参数可以使电路设计不灵活；由于传统编码器/解码器无法有效且经济地提供用于闪存的多个纠错码，需要提出一种新的编码系统和方法，用于缓解存储大量参数的负担的编解码器，而不会造成实质性的成本。

发明内容

本发明的目的在于提供一种编译码系统使用多种错误纠正码组合的方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种编译码系统使用多种错误纠正码组合的方法，包括计算机、主控芯片和多个储存组件，所述计算机通过总线连接主控芯片，所述主控芯片通过总线连接多个储存组件，所述主控芯片内设有编码器和解码器，且所述编码器与解码器双向连接；多个储存组件包括第一储存组件、第二储存组件、第三储存组件、第N储存组件，N为大于3的整数。

优选的，所述储存组件包括编译码核和多个非挥发性内存；所述编译码核内设有读个参数；所述编译码核连接多个非挥发性内存，多个非挥发性内存包括第一非挥发性内存、第二非挥发性内存、第三非挥发性内存和第M非挥发性内存，M为大于3的整数。

优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；至少一个储存组件被配置为存储无差错参数，其中，将选定的无差错参数从所述储存组件加载到所述编码器、解码器以用于初始化编码器和解码器。

优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；外部储存组件被配置为存储不同的参数，辅助编码器、解码器被配置为从外部储存组件中选择和加载存储的参数之一，然后根据内建参数对加载参数进行修正 ，从而生成要提供给用于初始化编码器、解码器的无差错参数。

优选的，所述编码器、解码器被配置为选择性地执行具有不同参数的不同误差校正；一种无差错存储装置用于存储待加载到编码器、解码器的无差错固定参数以初始化编码器、解码器；外部储存组件被配置为存储不同的参数 ，所述编码器、解码器从储存组件中选择和加载所存储的参数中的一个，并根据所述固定参数对所述加载参数进行修正，从而产生无差错参数。

与现有技术相比，本发明的有益效果是：本发明提供一种可配置编码系统及方法用于存储设备或设备的多个纠错码的方法，以便有效和经济地提供无差错的参数。

附图说明

图1为本发明使用多个纠错码的可配置编解码器的框图；

图2为根据图1 的用于存储器装置的多个纠错码的可配置编解码器的框图；

图3为多个纠错码的可配置编码系统的框图；

图4为根据第一实施例的用于存储器件的多个纠错码的可配置编码方法的流程图；

图5为根据图3 的第一实施例的用于存储器装置的多个纠错码的可配置编码系统框图；