[发明专利]功率共享单元架构

说明书

集成电路结构包括金属级，该金属级包括沿着第一方向的多个互连线。单元处于所述金属级上，其中延伸穿过单元的多个互连线中的一个或多个包括功率共享轨道，该功率共享轨道在该单元内部被分段成一个或多个功率段和一个或多个信号段，以使得功率和信号两者共享相同的轨道。

技术领域

本公开的实施例属于集成电路结构领域，并且特别地属于功率共享单元架构领域。

背景技术

在过去的几十年内，集成电路中的特征的缩放一直是不断发展的半导体行业后面的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限真实空间（real estate）上实现增加的功能单元密度。

例如，缩小晶体管大小允许在芯片上结合增加数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对越来越多容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。然而，对多栅极晶体管进行缩放并非没有结果。随着微电子电路的这些基本构建块的尺寸减小，以及随着在给定区域中制造的基本构建块的绝对数量增加，对于被用来制造这些构建块的半导体过程的约束已经变得是压倒性的。

常规的和现有技术的制造过程中的可变性可能限制了将它们进一步扩展到例如10 nm或10 nm以下的范围内的可能性。因此，未来技术节点所需的功能性组件的制造可能需要引入新方法，或将新技术整合到当前制造过程中或代替当前制造过程。可以引入新的布局来适应或启用这种未来技术节点。

附图说明

图1A-1B是图示了示例单元布局的物理实现方式的视图。

图2A-2C是根据本公开的实施例的具有共享功率轨道的示例单元的物理实现方式的级平面图。

图3是图示了标准单元库的示图，该标准单元库包括被开发以实现功率共享轨道单元的示例条目。

图4A-4C还示出了在另外的实施例中，库中的功率共享单元的多个版本包括通孔连接的位置。

图5是根据本文中公开的一个或多个实施例的集成电路（IC）器件组装件的截面侧视图，该组装件可以包括具有功率共享轨道的一个或多个单元。

图6图示了根据本公开的一个实现方式的计算设备。

具体实施方式

描述了一种功率信号共享轨道单元架构，以用于改进单元性能并且简化制造，这避免了复杂的图案化需要。在以下描述中，阐述了众多具体细节，诸如具体材料和工具方案，以便提供对本公开的实施例的透彻理解。对本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，没有详细描述公知的特征（诸如，单或双镶嵌处理），以免不必要地使本公开的实施例模糊。此外，要理解的是，在图中示出的各种实施例是说明性表示，并且不一定按比例绘制。在一些情况下，可以以对理解本公开内容最有帮助的方式来将各个操作依次描述为多个分立操作，然而，描述的次序不应该被解释为暗示这些操作必然是依赖于次序的。特别地，不需要按呈现的次序来实行这些操作。

某些术语也可以仅出于参考的目的而在下面的描述中使用，并因此不意图是限制性的。例如，诸如“上部”、“下部”、“上面”、”下面”、“底部”和“顶部”之类的术语是指所参考的附图中的方向。诸如“前”、“后”、“背”和“侧”之类的术语描述了在一致但任意的参考系内的组件部分的取向和/或位置，这通过参考描述正在讨论的组件的文本和相关联的附图而变得清楚。这种术语可以包括上文具体提到的词语、其派生词和类似引入的词语。

本文中描述的实施例可以涉及前段工序（FEOL）半导体处理和结构。FEOL是集成电路（IC）制造的第一部分，其中个体器件（例如，晶体管、电容器、电阻器等）在半导体衬底或层中被图案化。FEOL一般覆盖了直到金属互连层沉积的所有内容（但不包括金属互连层沉积）。在最后的FEOL操作之后，结果通常是具有隔离的晶体管（例如，不具有任何线）的晶片。