[发明专利]用于可并行化集成功率芯片的方法以及电力电子模块

权利要求书

1.一种用于集成电力电子芯片(MT、MD)的方法，其用于制造层压分总成(BB_HS、BB_LS)，所述层压分总成用于集成电力电子设备(EM1、EM2)，其特征在于，所述方法包括：

-制造第一和第二基板(EB1、EB2)，所述制造包括使用空间预留装置(HM1、HM2)，所述基板(EB1、EB2)中的每一个通过在形成金属基底(MB1、MB2)的板上层压绝缘和导电内层(PP、CP、EI)而制成，所述至少一个电子芯片(MT、MD)设置在所述第一和第二基板(EB1、EB2)中的任一个中，并且所述第一和第二基板(EB1、EB2)制造成其上层压表面具有匹配的轮廓；

-通过具有匹配轮廓的所述第一和第二基板的上表面而堆叠并接合所述第一和第二基板(EB1、EB2)；并且

-对所述第一和第二基板(EB1、EB2)进行压力组装，以制造所述层压分总成(BB_HS、BB_LS)。

2.根据权利要求1所述的方法，其特征在于，所述空间预留装置用于为所述至少一个芯片(MT、MD)产生至少一个位置(L1、L2)。

3.根据权利要求1或2所述的方法，其特征在于，对所述第一和第二基板(EB1、EB2)的制造还包括使用指示及定位元件(LM1、LM2)，所述指示及定位元件用于制造所述内层中的至少一个。

4.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，对所述第一和第二基板(EB1、EB2)的绝缘和导电内层(PP、CP、EI)的层压是在形成铜制金属基底(MB1、MB2)的板上实现的。

5.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，通过称为绝缘金属基板IMS类型的技术形成所述层压的绝缘和导电内层(PP、CP、EI)。

6.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，B阶预浸料介电部分(PPb)是通过空心冲头模具冲压和/或铣切和/或刀切而在B阶预浸料薄片的基础上制造的，并且设置在所述基板(EB1、EB2)的相应位置(MP)中。

7.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，导电部分(CP)是通过空心冲头模具冲压和/或铣切和/或刀切而在铜箔的基础上制成的，并且设置在所述基板(EB1、EB2)的相应位置(MP)中。

8.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，介电和导电部分(PP、CP)是通过空心冲头模具冲压和/或铣切和/或刀切或激光切割而在覆铜箔层压板(CCL)的基础上制成的，并且设置在所述基板(EB1、EB2)的相应位置(MP)中。

9.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，所述内层的形成包括通过光刻精确限定连接图案(CP、CP1、CP2)。

10.根据权利要求1或2所述的方法，其特征在于，在制造所述第一和第二基板(EB1、EB2)期间，所述内层的形成包括在确定位置(L10、L11、L20、L3、L4)沉积第一级电互连材料(EI1、EI2、FLI)，所述确定位置包括专用于所述至少一个电子芯片(MT、MD)的位置，所述沉积借助焊膏分配器来进行。

11.根据权利要求1或2所述的方法，其特征在于，对所述第一和第二基板(EB1、EB2)的压力组装包括通过真空层压炉处理。