[发明专利]光子集成电路的电隔离

说明书

一种在用于光子集成器件的波导结构中的子部分之间提供电隔离的方法，该结构包括衬底、缓冲层和核心层，所述缓冲层位于衬底和核心层之间并且包括第一类型的掺杂剂，所述第一类型是n型或p型，该方法包括在将任何层添加到与缓冲层相对的核心层的一侧之前的步骤：选择至少一个区域作为电隔离区域，将电介质掩模应用于与缓冲层相对的核心层表面，所述掩模中的窗口暴露对应于所选电隔离区域的表面区域，实现第二类型的掺杂剂的扩散，所述第二类型具有与第一类型相反的极性，并且允许第二类型的掺杂剂渗透到衬底以形成阻挡结。

技术领域

本公开涉及光子集成电路中的组件的电隔离。

背景技术

光子集成电路(PIC)或集成光学电路是集成多个光子功能的器件，例如半导体光放大器、激光器部分、调制器等。图1是典型器件的横截面图，其包括两个半导体光放大器(SOA)101、相位调制器102和互补抽头检测器(CTAP)103，带有阴极104。这些器件通过核心层105光学连接，核心层105位于过度生长层106和缓冲层107之间，后者由半绝缘衬底108支撑。

这种结构中的挑战是在半绝缘(SI)衬底上提供PIC的各个元件的有效电隔离。目的是减少电串扰，最小化由不同偏置电平引起的静态电流和/或允许元件的串联连接。

用于产生电隔离区域的技术包括掺入掺杂剂杂质以通过熔体生长、外延生长(包括选择性蚀刻或选择性区域生长)、扩散、注入和量子阱混合(QWI)来产生电隔离区域。通过这种技术，可以产生与半导体晶片的平面平行的绝缘层或层区域。此外，这些技术可用于产生垂直于晶片平面的屏障或部分屏障，并且已知组合使用层和屏障特征。

以前，通过层和屏障特征的简单组合已经实现了隔离，其中深注入区域可以与半绝缘(SI)衬底结合使用，以在子器件之间产生完全的电隔离，如图2所示的布置。在这样的布置中，三个子器件201、202和203形成在上包层204和下包层205内，上包层204和下包层205施加到衬底206，其间具有有源层207。三个子器件具有单独的下电极208、209和210以及上电极211、212和213，并且三个子器件通过离子注入形成的深垂直隔离区214和215彼此完全电隔离，并延伸到半绝缘衬底206。

问题是这些元件通过半导体光波导连接，因此通过深蚀刻到衬底中而实现的隔离会引起不可接受的光学损耗和背反射。在这里描述的方案中，深蚀刻用于电隔离未通过波导连接的元件。

注入也不是实用的选择，因为为了避免退火的影响，这必须在最终的外延生长阶段之后进行，因此需要非常深(～5μm)的注入。穿透到该深度所需的离子能量将非常昂贵，在场外进行并且与当前的掩蔽技术不兼容。

发明内容

根据第一方面，提供了一种在用于光子集成器件的波导结构中的子部分之间提供电隔离的方法。该结构包括衬底、缓冲层和核心层，缓冲层位于衬底和核心层之间并且包括第一类型的掺杂剂，掺杂剂为n型或p型。该方法包括，在将任何层添加到与缓冲层相对的核心层的一侧之前，将第二类型的掺杂剂扩散到结构中，第二类型与第一类型的极性相反，并且允许第二类型的掺杂剂渗透到衬底上以形成阻挡结。

将掺杂剂扩散到结构中的步骤可包括选择至少一个区域作为电隔离区域，将电介质掩模施加到与缓冲层相对的核心层表面，掩模中的窗口暴露对应于所选电隔离区域的表面区域。

该方法还可以包括通过蚀刻和再生长核心层的至少一部分来从核心层去除掺杂剂。

在一个实施方式中，该方法还包括在核心层的顶部添加具有第二类型的掺杂剂的过度生长层的步骤。

在一个实施方式中，该方法还包括通过氦注入在对应于电隔离区域的过度生长层中产生隔离区域的步骤。

在一个实施方式中，第一类型的掺杂剂是n型掺杂剂，第二类型的掺杂剂是p型掺杂剂。

在一个实施方式中，第二类型的掺杂剂是锌。