[发明专利]具有三个晶体管和两个电阻式存储器元件的电阻式随机存取存储器单元

说明书

一种ReRAM单元阵列具有行和列，并且包括用于每一行的第一和第二互补位线，用于每一列的第一、第二和第三字线以及用于每一行的源极位线。位于每一行和每一列的ReRAM单元包括：第一电阻式存储器元件，其第一端连接到其行的第一互补位线；p沟道晶体管，其源极连接到第一电阻式存储器元件的第二端、其漏极连接到开关节点、其栅极连接到其列的第一字线；第二电阻式存储器元件，其第一端连接到其行的第二互补位线；n沟道晶体管，其源极连接到所述第二电阻式存储器元件的第二端、其漏极连接到所述开关节点、其栅极连接到其列的第二字线；以及编程晶体管，具有连接到开关节点的漏极、连接到其行的源极位线的源极以及连接到其列的第三字线的栅极。

相关申请的交叉引用

本国际申请要求2016年12月9日提交的标题为“Three-Transistor ResistiveRandom Access Memory Cells(三晶体管电阻式随机存取存储器单元)”的美国申请No.15/375,036的优先权；该申请要求2016年9月29日提交的美国临时专利申请No.62/401,875的权益，这些申请的内容全文以引用方式并入本公开。

背景技术

本发明涉及电阻式随机存取存储器ReRAM设备，并且涉及由这些设备形成的推挽存储器单元。更具体地讲，本发明涉及三晶体管推挽ReRAM单元。

共同未决申请：2016年12月9日提交的标题为“LOW LEAKAGE RESISTIVE RANDOMACCESS MEMORY CELLS AND PROCESSES FOR FABRICATING SAME(低漏电阻式随机存取存储器单元及其制造方法)”的美国专利申请No.15/375,036；2016年12月9日提交的标题为“LOWLEAKAGE ReRAM FPGA CONFIGURATION CELL(低漏ReRAM FPGA配置单元)”的美国专利申请No.15/375,014；以及2016年12月9日提交的标题为“THREE-TRANSISTOR RESISTIVE RANDOMACCESS MEMORY CELLS(三晶体管电阻式随机存取存储器单元)”的美国专利申请No.15/375,046的内容全文以引用方式明确地并入本文。

发明内容

根据本发明的一方面，低漏电阻式随机存取存储器(ReRAM)单元包括一对互补位线，以及开关节点。第一ReRAM设备具有连接到互补位线中的第一个互补位线的第一端。p沟道晶体管具有连接到第一ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到p字线的栅极。第二ReRAM设备具有连接到互补位线中的第二个位线的第一端。n沟道晶体管具有连接到第二ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到n字线的栅极。

根据本发明的另一方面，低漏ReRAM单元阵列具有至少一行和至少一列。阵列包括用于阵列中的每一行的第一互补位线和第二互补位线、用于阵列中的每一列的字线、用于阵列中的每一列的p沟道字线、用于阵列中的每一列的n沟道字线。低漏ReRAM单元被设置在阵列中的每一行和每一列。每个ReRAM单元包括第一ReRAM设备，该第一ReRAM设备具有连接到第一互补位线的行中的第一互补位线的第一端；p沟道晶体管，该p沟道晶体管具有连接到第一ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到p沟道字线的列中的p沟道字线的栅极；第二ReRAM设备，该第二ReRAM设备具有连接到第二互补位线的行中的第二互补位线的第一端；和n沟道晶体管，该n沟道晶体管具有连接到第二ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到n沟道字线的列中的n沟道字线的栅极。