[发明专利]用于电荷平衡JBS二极管的有源区设计

说明书

一种电荷平衡(CB)二极管可包括一个或多个CB层。每个CB层可包括具有第一导电类型的外延层以及具有第二导电类型的多个埋入区。此外，CB二极管可包括具有第一导电类型的上外延层，上外延层邻近一个或多个CB层的最上面的CB层设置。上外延层还可包括具有第二导电类型的多个结势垒(JBS)注入区。此外，CB二极管可包括邻近上外延层和多个JBS注入区设置的肖特基接触。

背景技术

本文中公开的主题涉及二极管，并且更具体地涉及用于电荷平衡二极管的有源区设计。

对于半导体功率器件，电荷平衡(也称为超结)设计提供若干优点。例如，电荷平衡器件相对于传统的单极器件设计展示出漂移层电阻减少且因此每单位面积的传导损耗减少。在硅(Si)电荷平衡器件中，可以通过将第一掺杂剂型(例如，p型)的多个竖直柱注入或扩散到第二掺杂剂型(例如，n型)的Si器件层中来形成有源区。这些Si电荷平衡器件的竖直柱延伸穿过Si外延器件层的厚度(例如，几十微米)，这可以使用现有的Si外延、注入和/或扩散方法来实现。

然而，在碳化硅(SiC)中，掺杂剂比在Si中具有明显更低的扩散系数/注入范围。因此，当使用Si处理的典型的注入能量将特征(例如，竖直电荷平衡区)形成到SiC外延层时，掺杂剂不能够如其穿透到Si层那样深地穿透到SiC层中。例如，用于Si器件制造的典型商业离子注入系统实现多达约380千电子伏特(KeV)的掺杂剂注入能量。此类注入能量仅能够使得掺杂剂注入到SiC外延层的表面中至大约0.5μm与大约1μm之间的最大深度。

发明内容

在一个实施例中，电荷平衡(CB)二极管包括有源区，所述有源区包括一个或多个电荷平衡(CB)层。每个CB层包括具有第一导电类型的外延层。另外，每个CB层包括在所述外延层中注入的具有第二导电类型的多个埋入区。所述多个埋入区和所述外延层均被配置成基本上耗尽，以在反向偏置施加至所述CB二极管时提供来自离子化掺杂剂的基本上等量的电荷。另外，所述有源区包括具有所述第一导电类型的上外延层。所述上外延层邻近所述一个或多个CB层的最上面的CB层设置。另外，所述上外延层包括具有所述第二导电类型的多个结势垒肖特基(JBS)注入区。此外，所述CB二极管包括邻近所述上外延层设置以形成肖特基结的肖特基接触。所述肖特基接触由低势垒高度金属或低势垒高度多晶硅形成。另外，所述肖特基接触邻近所述多个JBS注入区设置。

在一个实施例中，电荷平衡(CB)二极管包括一个或多个电荷平衡(CB)层。每个CB层包括具有第一导电类型的外延层。另外，每个CB层包括在所述外延层中注入的具有第二导电类型的多个埋入区。所述多个埋入区的每个埋入区的厚度比所述外延层的厚度小。另外，所述CB二极管包括具有所述第一导电类型并设置在所述一个或多个CB层之上的上外延层。所述上外延层包括具有所述第二导电类型的多个结势垒肖特基(JBS)注入区，并且，所述多个JBS注入区的每个JBS注入区的厚度比所述上外延层的厚度小。此外，所述CB二极管包括设置在所述上外延层之上的肖特基接触。所述肖特基接触邻近所述多个JBS注入区设置。

在一个实施例中，制造电荷平衡(CB)二极管的方法包括在衬底层之上形成具有第一导电类型的第一外延层。另外，所述方法包括将具有第二导电类型的第一多个埋入区注入到所述第一外延层中，以形成第一电荷平衡(CB)层。所述方法还包括在所述第一CB层上方形成具有所述第一导电类型的第二外延层。此外，所述方法包括将具有所述第二导电类型的多个结势垒肖特基(JBS)注入区注入到所述第二外延层中。所述多个JBS注入区的层掺杂浓度在大约1x10¹³cm^-2到大约2x10¹⁶cm^-2之间。另外，所述方法包括在所述第二外延层和所述多个JBS注入区之上并邻近所述第二外延层和所述多个JBS注入区沉积肖特基接触。

附图说明

当参考附图阅读以下详细描述时，本公开的这些和其它特征、方面和优点将变得更好理解，在所有附图中相同的标号表示相同的零件，在附图中：