[发明专利]垂直堆叠的纳米线场效应晶体管

说明书

一种器件包括基板、第一纳米线场效应晶体管(FET)、以及被置于基板和第一纳米线FET之间的第二纳米线FET。该器件还包括电耦合到第一纳米线FET和第二纳米线FET的第一纳米线。

相关申请的交叉引用

本申请要求于2016年2月1日提交的题为“VERTICALLY STACKED NANOWIRE FIELDEFFECT TRANSISTORS(垂直堆叠的纳米线场效应晶体管)”的美国临时专利申请No.62/289,819、以及于2016年4月12日提交的题为“VERTICALLY STACKED NANOWIRE FIELD EFFECTTRANSISTORS (垂直堆叠的纳米线场效应晶体管)”的美国非临时专利申请No.15/097,142的权益，前述每一件申请的内容通过援引全部明确纳入于此。

技术领域

本公开一般涉及垂直堆叠的纳米线场效应晶体管。

背景技术

技术进步已产生越来越小且越来越强大的计算设备。例如，各种各样的便携式个人计算设备(包括无线电话，诸如移动和智能电话、平板以及膝上型计算机)较小、轻量且易于由用户携带。这些设备可以在无线网络上传达语音和数据分组。另外，许多此类设备纳入附加功能性，诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类设备可以处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些设备可以包括显著的计算能力。

一般而言，计算设备使用大量的晶体管，诸如用于处理逻辑的晶体管和用于存储器设备的晶体管。随着计算设备的大小持续减小，与各种集成电路中的晶体管相关联的占用面积趋于增大，除非能够减小每个晶体管的大小。减小每个晶体管的大小会增加各晶体管之间的可变性。例如，随着每个晶体管的大小减小，晶体管到晶体管的特性(诸如阈值电压)可变性趋于增大。由于大量的晶体管和电路系统的复杂性，从晶体管到晶体管的可变性是越来越难以解决的问题。

发明内容

在一特定方面，一种器件(例如，集成电路或包括集成电路的装置)包括基板、第一纳米线FET、以及被置于所述基板与所述第一纳米线FET之间的第二纳米线FET。第一纳米线电耦合到所述第一纳米线FET和所述第二纳米线FET。由此，所述第一纳米线FET和所述第二纳米线FET形成垂直纳米线 FET堆叠。在该上下文中，垂直是指基本上垂直于基板的表面延伸。

在一特定方面，一种方法包括：在基板上形成第一纳米线FET，以及在所述第一纳米线FET上形成第二纳米线FET以形成纳米线FET堆叠。所述纳米线FET堆叠包括电耦合到所述第一纳米线FET和所述第二纳米线FET的纳米线。所述方法可包括：并发地形成所述第一纳米线FET和所述第二纳米线FET。

在另一特定方面，一种非瞬态计算机可读介质存储处理器可执行指令，这些指令在由处理器执行时使所述处理器：发起在基板上形成纳米线FET堆叠。所述纳米线FET堆叠可通过以下操作来形成：在所述基板上形成第一纳米线 FET，以及在所述第一纳米线FET上形成第二纳米线FET，以使得纳米线电耦合到所述第一纳米线FET和所述第二纳米线FET。