[实用新型]一种GOA电路及液晶面板、显示装置有效
| 申请号: | 201721358765.8 | 申请日: | 2017-10-20 |
| 公开(公告)号: | CN207020959U | 公开(公告)日: | 2018-02-16 |
| 发明(设计)人: | 吕晓文 | 申请(专利权)人: | 深圳市华星光电半导体显示技术有限公司 |
| 主分类号: | G09G3/36 | 分类号: | G09G3/36 |
| 代理公司: | 深圳汇智容达专利商标事务所(普通合伙)44238 | 代理人: | 潘中毅,熊贤卿 |
| 地址: | 518000 广东省深*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 goa 电路 液晶面板 显示装置 | ||
技术领域
本实用新型涉及液晶显示技术领域,尤其涉及一种GOA(Gate Driver On Array,阵列基板行驱动)电路及液晶面板、显示装置。
背景技术
液晶显示器具有低辐射、体积小及低耗能等优点,已逐渐在部分应用中取代传统的阴极射线管显示器,因而被广泛地应用于笔记本电脑、个人数字助理PDA、平面电视或移动电话等产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像,但为了减少元件数目并降低制造成本,近年来逐渐发展成将驱动电路结构直接制作于显示面板上,例如采用GOA技术,即将栅极驱动电路集成在玻璃基板上,形成对液晶面板的扫描驱动。
GOA技术相比传统COF(Chip On Flex/Film,覆晶薄膜)技术,不仅可以大幅度节约制造成本,而且省去了Gate侧COF的Bonging制程,对产能提升也是极为有利的。因此,GOA是未来液晶面板发展的重点技术。
如图1所示,现有的GOA 电路,通常包括级联的多个单级GOA 结构单元,每一级GOA 结构单元均对应驱动一级水平扫描线。GOA 结构单元的主要结构包括上拉控制电路①,上拉电路②,下传电路③,下拉电路④和下拉维持电路⑤,以及负责电位抬升的自举电容⑥。其中,上拉控制电路①负责控制上拉电路②的打开时间为预充点电位信号Q(N)实现预充电,一般连接上一级GOA结构单元传递过来的下传信号和栅极输出信号;上拉电路②主要为提高栅极输出信号G(N)电位,控制Gate的打开;下传电路③主要为控制下一级GOA 结构单元中信号的打开和关闭;下拉电路④负责在第一时间拉低Q(N)、G(N)点电位至VSS,从而关闭G(N)点信号;下拉维持电路⑤则负责将Q(N)、G(N)点电位维持在VSS不变,即负电位,通常有两个下拉维持模块交替作用;自举电容⑥则负责Q(N)点的二次抬升,这样有利于上拉电路的G(N)输出。
由于下拉维持电路⑤的电子元件实际上是一种反相器,可以采用达灵顿结构反向器,因此图1的单级GOA 结构单元可变换成图2的单级GOA结构单元。在图2中,通常情况下会设置两个下拉维持电路⑤交替工作防止薄膜晶体管T32、T42、T33、T43长时间受到PBS(Positive Bias Stress,正偏压应力)而使器件的阈值电压Vth 正向偏转严重导致电路失效。
然而,图2中两个下拉维持电路⑤分别采用反相讯号LC1和LC2,即同一时刻上LC1和LC2的电位相异,但是在LC1 为高电位时,单级GOA 结构单元左侧的下拉维持电路⑤工作,使得薄膜晶体管T42和T32栅极连接电路点P(N)长期处于高电位状态,从而导致薄膜晶体管T42和T32阈值电压Vth 出现正向偏转;同样,再待一段时间过后,LC1和LC2电位互换,单级GOA 结构单元右侧的下拉维持电路⑤工作,使得薄膜晶体管T43和T33栅极连接电路点K(N)长期处于高电位状态,从而导致薄膜晶体管T43和T33阈值电压Vth出现正向偏转。以此重复,则随着单级GOA结构单元使用时间的增长,则薄膜晶体管T32、T42、T33、T43的阈值电压Vth 正向偏转越来越严重,从而导致整个GOA电路失效。
实用新型内容
本实用新型实施例所要解决的技术问题在于,提供一种GOA电路及液晶面板、显示装置,能够有效纠正单级GOA结构单元中下拉维持电路内薄膜晶体管的阈值电压出现正向偏转问题,从而提高GOA电路的可靠性和稳定性。
为了解决上述技术问题,本实用新型实施例提供了一种GOA电路,包括多个级联的GOA结构单元,每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域内相应的一行像素单元输出行扫描信号;所述第N级GOA结构单元包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容,且N为正整数;其中,
所述下拉维持电路包括交替工作的第一下拉维持子电路和第二下拉维持子电路:其中,
所述第一下拉维持子电路包括:
第一薄膜晶体管,所述第一薄膜晶体管的漏极连接第一时钟信号,且源极连接第一电路点;
第二薄膜晶体管,所述第二薄膜晶体管的漏极与栅极相连通,且漏极和栅极均连接所述第一时钟信号,源极连接所述第一薄膜晶体管的栅极;
第三薄膜晶体管,所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极,且栅极连接预充点电位信号,源极连接直流低压信号;
第四薄膜晶体管,所述第四薄膜晶体管的漏极连接所述第一电路点,且栅极连接所述预充点电位信号,源极连接所述直流低压信号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电半导体显示技术有限公司,未经深圳市华星光电半导体显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201721358765.8/2.html,转载请声明来源钻瓜专利网。





