[发明专利]半导体器件的制造方法、衬底处理装置及存储介质有效
| 申请号: | 201711377353.3 | 申请日: | 2017-12-19 |
| 公开(公告)号: | CN108257862B | 公开(公告)日: | 2022-10-25 |
| 发明(设计)人: | 小川有人;桧山真 | 申请(专利权)人: | 株式会社国际电气 |
| 主分类号: | H01L21/285 | 分类号: | H01L21/285;H01L21/67 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 杨宏军;李文屿 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 制造 方法 衬底 处理 装置 存储 介质 | ||
本发明涉及半导体器件的制造方法、衬底处理装置及存储介质。本发明要解决的课题为提供能够形成耐漏电流性及耐蚀刻性高的电极侧壁的技术。为解决上述课题,提供具有下述工序的技术:将下述衬底搬入在腔室内构成的处理空间的工序,所述衬底具有栅电极、和在所述栅电极的侧面作为侧壁的一部分而构成的绝缘膜;和向所述处理空间供给含碳气体,在所述绝缘膜的表面上形成包含碳氮成分的耐蚀刻膜的工序。
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及程序。
背景技术
近年来,半导体器件具有高度集成化的趋势,随之而来的是,电极间、布线间的微细化。因此,在这些构成间,电容已逐渐变大。
发明内容
发明要解决的课题
通常,已知的是漏电流随着电容增大而增加,但考虑到半导体器件的使用效率的问题,不期望出现漏电流的增加。因此,对于例如电极而言,构成为在其周围设置由绝缘物构成的侧壁从而提高耐泄露性(leak resistance),抑制漏电流的发生。
然而,在形成侧壁时的蚀刻处理中,侧壁有时被过度地蚀刻。若被过度地蚀刻而侧壁变薄,则漏电流恐怕会增加。作为针对此的应对方案的一例,如专利文献1所记载的,有在侧壁中混入碳从而提高耐蚀刻性的技术。然而,碳的添加与介电常数的增加相关,因此存在增加漏电流的问题。
因此,本发明的目的在于,提供能形成耐漏电流性及耐蚀刻性高的电极侧壁的技术。
专利文献1:日本特开2011-238894
用于解决课题的手段
为解决上述课题而提供具有下述工序的技术:将下述衬底搬入在腔室内构成的处理空间的工序,所述衬底具有栅电极、和在所述栅电极的侧面作为侧壁的一部分而构成的绝缘膜;和向所述处理空间供给含碳气体,在所述绝缘膜的表面上形成包含碳氮成分的耐蚀刻膜的工序。
发明效果
通过本发明涉及的技术,可提供能够形成耐泄露性及耐蚀刻性高的电极侧壁的技术。
附图说明
图1:为说明器件构造的说明图。
图2:为说明器件构造的说明图。
图3:为说明衬底处理装置的说明图。
图4:为说明衬底处理装置的供给系统的说明图。
图5:为说明衬底处理装置的控制器的说明图。
图6:为说明衬底的处理流程的说明图。
图7:为说明衬底处理装置的供给系统的说明图。
图8:为说明衬底的处理流程的说明图。
图9:为说明衬底处理装置的说明图。
附图标记说明
100···衬底
101···栅电极
102···绝缘膜
103···耐蚀刻膜
200···衬底处理装置
201···处理空间
202···腔室
具体实施方式
(第一实施方式)
以下,对本发明的第一实施方式进行说明。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社国际电气,未经株式会社国际电气许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711377353.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种栅极氧化层的制作方法
- 下一篇:一种化学机械抛光方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





