[发明专利]可控硅调光器的检测电路、芯片及方法、LED驱动芯片及系统

权利要求书

1.一种可控硅调光器的检测电路，其特征在于：

接收反映母线电压的信号，并根据所述反映母线电压的信号、第一参考电压和第二参考电压生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。

2.根据权利要求1所述的可控硅调光器的检测电路，其特征在于：所述反映母线电压的信号是经由一分压单元对检测的母线电压分压处理后获取。

3.根据权利要求1所述的可控硅调光器的检测电路，其特征在于：包括：

比较电路，用于根据所述反映母线电压的信号、所述第一参考电压和所述第二参考电压生成第一处理信号和第二处理信号；

控制单元，用于根据所述第一处理信号和所述第二处理信号生成前缘切相可控硅调光器检测信号和/或后缘切相可控硅调光器检测信号。

4.根据权利要求3所述的可控硅调光器的检测电路，其特征在于：所述比较电路包括第一比较器和第二比较器；

所述第一比较器的正输入端与所述第一参考电压相连，负输入端连接所述反映母线电压的信号，输出所述第一处理信号；

所述第二比较器的正输入端与所述第二参考电压相连，负输入端接收所述反映母线电压的信号，输出所述第二处理信号。

5.根据权利要求4所述的可控硅调光器的检测电路，其特征在于：所述控制单元包括第一控制单元；

所述第一控制单元包括第一延时电路、第一逻辑模块、第一计数器和第二逻辑模块；所述第一延时电路对所述第一处理信号延时；所述第一逻辑模块接收经延时的第一处理信号和所述第二处理信号，逻辑处理后输出至所述第一计数器的低电平有效清零端；所述第一计数器的时钟输入端与所述第二逻辑模块的输出端相连，输出端与所述第二逻辑模块的输入端相连；所述第二逻辑模块根据所述第一处理信号生成前缘切相可控硅调光器检测信号。

6.根据权利要求4或5所述的可控硅调光器的检测电路，其特征在于：所述控制单元包括第二控制单元；

所述第二控制单元包括第二延时电路、第三逻辑模块、第二计数器和第四逻辑模块；所述第二延时电路对所述第二处理信号进行延时；所述第三逻辑模块接收经延时的第二处理信号和所述第一处理信号，逻辑处理后输出至所述第二计数器的低电平有效清零端；所述第二计数器的时钟输入端与所述第四逻辑模块的输出端相连，输出端与所述第四逻辑模块的输入端相连；所述第四逻辑模块根据所述第一处理信号生成后缘切相可控硅调光器检测信号。

7.根据权利要求5所述的可控硅调光器的检测电路，其特征在于：所述第一逻辑模块包括第一D触发器，所述第二逻辑模块包括第一或门和非门；

所述第一D触发器的触发端C与所述第一延时电路的输出端相连，输入端D与所述第二比较器的输出端相连，输出端Q与所述第一计数器的低电平有效清零端相连；所述第一计数器的输出端与所述第一或门的第一输入端相连；所述非门的输入端与所述第一比较器的输出端相连，输出端与所述第一或门的第二输入端相连；所述第一或门的输出端输出前缘切相可控硅调光器检测信号。

8.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：所述第三逻辑模块包括第二D触发器，所述第四逻辑模块包括第二或门和非门；

所述第二D触发器的触发端C与所述第二延时电路的输出端相连，输入端D与所述第一比较器的输出端相连，输出端Q与所述第二计数器的低电平有效清零端相连；所述非门的输入端与所述第一比较器的输出端相连；所述第二或门的第一输入端与所述第二计数器的输出端相连，第二输入端与所述非门的输出端相连，输出端输出后缘切相可控硅调光器检测信号。

9.根据权利要求5所述的可控硅调光器的检测电路，其特征在于：当所述第一计数器计数到第一预设数量时，所述前缘切相可控硅调光器检测信号为高电平，停止计数。

10.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：当所述第二计数器计数到第二预设数量时，所述后缘切相可控硅调光器检测信号为高电平，停止计数。

11.根据权利要求6所述的可控硅调光器的检测电路，其特征在于：所述分压单元包括串联的第一电阻和第二电阻，串联的所述第一电阻和所述第二电阻一端连接在输入交流电经整流后获得的整流电压上，另一端接地；所述第一电阻和所述第二电阻的连接点输出所述反映母线电压的信号。