[发明专利]分段式除法器、分段式除法运算方法、以及电子设备

权利要求书

1.一种分段式除法器，其特征在于，包括：

第一移位寄存模块，包括多个级联的第一寄存器，所述第一移位寄存模块用于逐位接收被除数数据；

第二移位寄存模块，包括多个级联的第二寄存器，所述第二移位寄存模块用于接收并存储除数数据；

计算模块，包括多个级联的计算单元，所述计算单元用于根据级联顺序对所述第一寄存器中的寄存数据和所述第二寄存器中的寄存数据进行比较，以根据比较结果进行预设操作并产生运算结果；

第三移位寄存模块，包括多个级联的第三寄存器，所述第三移位寄存模块用于逐位接收并寄存所述运算结果；

移位控制模块，用于在每次产生所述运算结果之后控制所述第一移位寄存模块和所述第三移位寄存模块进行移位操作；

计数模块，用于在每次移位操作之后对所述移位操作的次数进行累加，并在累加结果等于目标位数时发送一输出信号至输出模块以结束运算，而在所述累加结果不等于所述目标位数时发送一计算信号至所述计算模块以继续运算；

所述输出模块，用于在接收到所述输出信号时输出目标结果；其中，所述目标结果包括商数，所述商数为接收到所述输出信号时所述第三移位寄存模块中寄存的数据。

2.根据权利要求1所述的分段式除法器，其特征在于，所述第一寄存器、所述第二寄存器、以及所述计算单元的数量相同，且所述第一寄存器和所述第二寄存器的位宽相同。

3.根据权利要求2所述的分段式除法器，其特征在于，所述第二寄存器的数量为N，

其中，为向上取整函数。

4.根据权利要求3所述的分段式除法器，其特征在于，所述目标位数等于被除数数据的位数时，所述目标结果还包括余数，所述余数为接收到所述输出信号时所述第一移位寄存模块中寄存的数据。

5.根据权利要求1-4任一项所述的分段式除法器，其特征在于，所述计算单元包括：

比较子单元，用于根据级联顺序依次对每一级所述第一寄存器中的寄存数据和所述第二寄存器中的寄存数据进行比较；

减法子单元，用于在所述第一移位寄存模块中的寄存数据大于所述第二移位寄存模块中的寄存数据时，针对所有第一寄存器中的寄存数据和所有第二寄存器中的寄存数据进行减法运算，并以所述减法运算的差值结果替代所述第一寄存器中的寄存数据，同时在所述第三移位寄存模块的最低位加1以作为所述运算结果；

其中，在所述第一移位寄存模块中的寄存数据小于所述第二移位寄存模块中的寄存数据时，在所述第三移位寄存模块的最低位加0以作为所述运算结果。

6.根据权利要求5所述的分段式除法器，其特征在于，所述根据级联顺序对所述第一寄存器中的寄存数据和所述第二寄存器中的寄存数据进行比较包括：

针对非最低级的所述第一寄存器和所述第二寄存器，在所述第一寄存器中的寄存数据等于所述第二寄存器中的寄存数据时，由下一级所述比较子单元对下一级所述第一寄存器中的寄存数据和下一级所述第二寄存器中的寄存数据进行比较。

7.根据权利要求1所述的分段式除法器，其特征在于，所述第一移位寄存模块还包括：

缓存单元，连接在所述第一寄存器的前端，用于接收所述被除数数据，并在计算过程中逐位向所述第一寄存器输出数据；

其中，所述第一寄存器在接收所述缓存单元的数据时，最高级的所述第一寄存器剔除最高位数据，所述缓存单元在向所述第一寄存器输出数据之后最低位补零。

8.根据权利要求7所述的分段式除法器，其特征在于，所述缓存单元包括多个级联的缓存寄存器，所有缓存寄存器的位数之和等于所述被除数数据的位数。

9.根据权利要求8所述的分段式除法器，其特征在于，所述移位控制模块用于控制所述缓存寄存器、所述第一寄存器、以及所述第三寄存器进行左移操作。