[发明专利]包括高电阻基板的半导体元件的制造方法

说明书

本申请涉及一种包括高电阻基板的半导体元件的制造方法。制造半导体元件的方法包括快速热处理步骤，快速热处理步骤将包括电阻率大于1000欧姆·厘米的基底的基板暴露于能够使基底的电阻率变差的峰值温度。根据本发明，在快速热处理的步骤之后进行矫正热处理，所述矫正热处理将基板暴露于800℃和1250℃之间的矫正温度中，并且具有下述冷却速率：当矫正温度在1250℃和1150℃之间时，小于5℃/秒；当矫正温度在1150℃和1100℃之间时，小于20℃/秒；以及当矫正温度在1100℃和800℃之间时，小于50℃/秒。

技术领域

本发明涉及一种制造包括高电阻基板的半导体元件的方法。

背景技术

集成器件通常制造在晶片形式的基板上，所述基板主要用作集成器件制造的基底。然而，这些器件的集成度和预期性能的增长导致在器件的性能与器件形成所在的基板的特性之间的联系日益增加。对于射频(RF)器件而言尤其如此，射频器件处理频率在大约3kHz到300GHz之间的信号，并且特别应用于电信领域(电话、Wi-Fi、蓝牙等)中。

作为器件/基板联系的示例，由器件中传播的高频信号所产生的电磁场穿透到基板的深度中，并与基板的深度中可能存在的任何电荷载流子相互作用。结果是，由于插入损耗而引起的信号的一部分能量的无用消耗，以及由于“串扰”而引起的元件之间的可能的影响。

诸如天线开关和调谐器的射频器件以及功率放大器可以在专门适用于允许这些现象并提高其性能的基板上制造。

“高电阻绝缘体上硅”(HR SOI)基板也是已知的，如图1a所示，其包括电阻率大于1千欧姆·厘米的硅的基底2、基底2上的绝缘体层4、以及设置在绝缘体层上的硅的表面层5。如图1b所示，基板1同样可以包括设置在基底2和绝缘体层4之间的电荷捕获层3。捕获层3可以包括未掺杂的多晶硅。例如在文献FR2860341、FR2933233、FR2953640、US2015115480、US7268060或US6544656中描述了这种类型的基板的制造。

申请人已经观察到，施加到这种SOI基板上的快速热处理的应用可能导致对于该基板的射频特性的损害。现今，这些快速热处理在基板制造过程中对基板的表面进行处理时特别有用。其在用于CMOS元件的通常的制造方法中也是必要的步骤，例如用于激活掺杂剂。

因此，图2示出了在接受快速热处理之后在高电阻SOI基板上观察到的电阻率的损耗。在图2的曲线图中，横轴表示基底2中的测量深度(以微米为单位)。该距离取自与绝缘体层的界面(该SOI基板没有捕获层)。纵轴表示通过SRP(扩展电阻测量)类型的测量而获得的电阻率(以欧姆·厘米为单位)。

为了进行这种测量，通过从基板的一个平面表面抛光具有适当角度的斜面以进入所需的基板的深度，从而制备基板。然后，将两个电极的端部施加到基板的斜切部分并且在两个电极之间施加限定的电压，所述两个电极的端部间隔开固定的距离并形成与斜面的边缘平行的部段。测量两个电极之间的电阻，然后从该测量中减去基板在测量深度处的电阻率。通过在相对于斜面的边缘的不同距离(对应于基板中的不同深度)处进行该测量，可以绘制电阻率分布的曲线，其表示根据基板中的深度的电阻率。

在图2的曲线图中，第一曲线“a”对应于SOI基板的基底在进行快速热处理之前的预期电阻率。该基底特别制造成具有p型的残余电导率。

图2中曲线图的第二曲线“b”对应于在SOI基板已进行快速热处理(在以大于200℃/秒的速度而快速降低温度之前将基板暴露于约1200℃的温度几秒钟)之后对该SOI基板所进行的SRP测量。

观察到，SOI基板的基底的电阻率由于这种处理而受到极大的损害，并且在距离其表面超过200微米的深度处具有小于1000欧姆·厘米的电阻率。此外，在快速热处理之后，存在于基底2中的电荷主要是n型的。

在SOI基板1已进行快速热处理之后，该基板的基底2在其深度中的电阻率不够高并且不够稳定，而不足以保证根据在该基板中形成的RF器件所要求的规格的操作。