[发明专利]移位寄存器单元、驱动方法、栅极驱动电路及显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。

背景技术

显示装置在显示图像时，需要利用栅极驱动电路(英文：Gate Driver on Array；简称：GOA)对像素单元进行扫描，栅极驱动电路(也称移位寄存器)包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描驱动，以显示图像。

但随着显示装置中像素数目的提高，栅极驱动电路在一帧时间内所需扫描的行数增加，以及对超窄边框显示装置的需求，这就要求移位寄存器单元的版图面积要更小。相关技术中有一种移位寄存器单元，它通常通过多个晶体管和电容器来控制电路输出信号的电位的高低。

但是，相关技术中每个移位寄存器单元所包括的元件较多，使得栅极驱动电路在显示装置中所占用的版图面积较大。

发明内容

本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术中栅极驱动电路占用版图面积较大的问题。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

输入模块、下拉控制模块、下拉模块和N个输出模块，所述N为大于或等于2的整数；

所述输入模块分别与第一输入信号端、第一控制信号端和上拉节点连接，用于在来自所述第一输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一控制信号端的第一控制信号；

所述N个输出模块中，第i个输出模块分别与N个时钟信号端中第i时钟信号端、所述上拉节点和N个驱动信号输出端中第i驱动信号输出端连接，所述第i个输出模块用于在所述上拉节点的控制下，向所述第i驱动信号输出端输出来自所述第i时钟信号端的第i时钟信号，且所述N个驱动信号输出端中每个驱动信号输出端与一条栅线连接，所述i为大于0且小于等于N的整数；

所述下拉控制模块分别与所述第一控制信号端、第一复位时钟信号端、第一直流电源端、第二直流电源端、所述上拉节点和所述下拉节点连接，用于在所述第一控制信号和来自所述第一复位时钟信号端的第一复位时钟信号的控制下，向所述下拉节点输出来自所述第一直流电源端的第一电源信号，以及在所述上拉节点的控制下，向所述下拉节点输出来自所述第二直流电源端的第二电源信号；

所述下拉模块分别与所述第二直流电源端、每个驱动信号输出端、所述上拉节点和下拉节点连接，用于在所述下拉节点的控制下，分别向每个驱动信号输出端和所述上拉节点输出所述第二电源信号；

其中，所述N个时钟信号端和所述第一复位时钟信号端依次输出处于第一电位的时钟信号。

可选地，所述第i个输出模块包括：第一晶体管；

所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述第i时钟信号端连接，所述第一晶体管的第二极与所述第i驱动信号输出端连接。

可选地，所述第i个输出模块还包括：第二晶体管；

所述第二晶体管的栅极与所述第一直流电源端连接，所述第二晶体管的第一极与所述上拉节点连接，所述第二晶体管的第二极与所述第一晶体管的栅极连接。

可选地，所述第i个输出模块还包括：第一电容器；

所述第一电容器的一端与所述第一晶体管的栅极连接，所述第一电容器的另一端与所述第一晶体管的第二极连接。

可选地，所述输入模块包括：第三晶体管；

所述第三晶体管的栅极与所述第一输入信号端连接，所述第三晶体管的第一极与所述第一控制信号端连接，所述第三晶体管的第二极与所述上拉节点连接。

可选地，所述输入模块还包括：第二电容器；

所述第二电容器的一端与所述上拉节点连接，所述第二电容器的另一端与所述第二直流电源端连接。

可选地，所述输入模块还与第二输入信号端和第二控制信号端连接；

所述输入模块还包括：第四晶体管；

所述第四晶体管的栅极与所述第二输入信号端连接，所述第四晶体管的第一极与所述第二控制信号端连接，所述第四晶体管的第二极与所述上拉节点连接。

可选地，所述下拉控制模块包括：第五晶体管、第六晶体管、第七晶体管和第三电容器；

所述第五晶体管的栅极与所述第一控制信号端连接，所述第五晶体管的第一极与所述第一复位时钟信号端连接，所述第五晶体管的第二极与所述第七晶体管的栅极连接；