[发明专利]堆叠封装结构的制造方法

说明书

技术领域

本发明大体上涉及一种封装(package)结构的制造方法，且更具体地说涉及一种堆叠封装(package-on-package，POP)结构的制造方法。

背景技术

为了使电子产品设计实现轻、薄、短和小，半导体封装技术持续发展，尝试开发出体积较小、重量较轻、集成度较高且在市场中更有竞争性的产品。举例来说，已经开发例如POP等3D堆叠(3Dstacking)技术来满足较高封装密度的要求。因此，如何以较低制造成本实现更薄的POP结构已经变为本领域中的研究人员的挑战。

发明内容

本发明提供一种堆叠封装(POP)结构的制造方法，其减少了结构的总体厚度和制造成本。

本发明提供一种POP结构的制造方法。所述方法至少包含以下步骤。接合晶粒于第一电路载体上。设置间隔件在晶粒上。通过多个导电线连接间隔件和第一电路载体。形成密封体以密封晶粒、间隔件以及导电线。减少密封体的厚度直到移除导电线中的每一者的至少一部分以形成第一封装结构。在第一封装结构上堆叠第二封装结构。第二封装结构电性连接到导电线。

在本发明的一实施例中，晶粒通过倒装芯片接合电性连接到第一电路载体。

在本发明的一实施例中，间隔件通过粘着层接合到晶粒。

在本发明的一实施例中，导电线是通过打线机形成。

在本发明的一实施例中，在减少密封体的厚度之前，导电线中的每一者的第一焊接区段与第一电路载体之间的角度大于导电线中的每一者的第二焊接区段与间隔件之间的角度。

在本发明的一实施例中，在减少密封体的厚度之后，密封体暴露出导电线的第一焊接区段中的每一者的一部分以及导电线的第二焊接区段中的每一者的一部分。

在本发明的一实施例中，间隔件通过热粘着层接合到晶粒。

在本发明的一实施例中，在减少密封体的厚度之前，导电线中的每一者的焊接区段与第一电路载体之间的角度大于导电线中的每一者的牺牲区段与间隔件之间的角度。

在本发明的一实施例中，在减少密封体的厚度之后，密封体暴露出导电线的焊接区段中的每一者的一部分。

基于上述，设置于晶粒上的间隔件有利于形成导电线。另外，由于密封体的厚度减少且导电线中的每一者的至少一部分也被移除以形成第一封装结构，因此在密封体中的导电线的剩余部分可以作为第一封装结构与第二封装结构之间的电性连接路径。换句话说，不必在第一封装结构与第二封装结构之间设置额外的中介层(interposer)用于电性连接。因此，可以减少POP结构的总体厚度且可以实现较低的制造成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A到图1F是说明根据本发明的实施例的POP结构的制造方法的剖面示意图。

图2A到图2F是说明根据本发明的另一实施例的POP结构的制造方法的剖面示意图。

附图标号说明

10、20：堆叠封装结构；

100、300：第一封装结构；

110：第一电路载体；

112：核心层；

114：顶部电路层；

114a、116a：导电衬垫；

116：底部电路层；

118：导电结构；

120：第一晶粒；

122：导电凸块；

130、330：间隔件；

132：第二电路载体；

140：粘着层；

150：导电线；

152：第一焊接区段；

152a：焊接部分；

152b、352b：线部分；

154、354：牺牲区段；

156：第二焊接区段；

160：密封体；

200：第二封装结构；

202：第二晶粒；

204：导电端子；

332：导电板；

332a：顶部表面；

340：热粘着层；

350：导电线；

352：焊接区段；

352a：焊接部分；

354a：弧形部分；

354b：尾部部分；

CR：中心区；

H1、H2、H3、H4：高度；

PR：外围区；

S1：顶部表面；