[发明专利]集成电路器件

说明书

技术领域

本发明构思涉及集成电路器件，且更具体地，涉及具有连接到场效应晶体管的接触插塞的集成电路器件。

背景技术

伴随着电子工业中的其它发展，半导体器件的尺寸正迅速减小。在这样的缩小了的器件中，在减小互连层与接触之间的间隔的同时，隔离裕度应被维持。

发明内容

根据本发明构思的一示例性实施方式，一种集成电路器件包括：衬底，其包括器件有源区；鳍型有源区，其在器件有源区上在第一方向上从衬底突出；栅线，其交叉鳍型有源区，栅线重叠鳍型有源区的上表面和彼此相反的侧壁；绝缘间隔物，其设置在栅线的侧壁上；在栅线的第一侧设置在鳍型有源区上的第一源极/漏极区和在栅线的第二侧设置在鳍型有源区上的第二源极/漏极区；第一导电插塞，其连接到第一源极/漏极区和第二源极/漏极区中的至少一个；以及封盖层，其设置在栅线上，封盖层基本上平行于栅线延伸。封盖层包括重叠栅线并基本上平行于栅线延伸的第一部分、以及重叠绝缘间隔物的第二部分。第一部分和第二部分相对于彼此具有不同的成分。第二部分接触第一部分和第一导电插塞。

根据本发明构思的一示例性实施方式，一种集成电路器件包括：衬底，其包括器件有源区；在器件有源区上在第一方向上从衬底突出的多个鳍型有源区，所述多个鳍型有源区在垂直于第一方向的第二方向上延伸；设置在所述多个鳍型有源区上的多条栅线，所述多条栅线在交叉第二方向并垂直于第一方向的第三方向上延伸；设置在所述多条栅线中的各栅线的彼此相反的侧壁上的多个绝缘隔离物；设置在所述多个鳍型有源区上的多个源极和漏极区，其中源极和漏极区的对设置在所述多条栅线中的各栅线的彼此相反的侧；第一导电插塞，其在所述多条栅线中的两条相邻栅线之间连接到所述多个源极和漏极区中的至少一对；重叠所述多条栅线的多个第一封盖层，所述多个第一封盖层平行于所述多条栅线延伸；以及重叠所述多个绝缘间隔物中的至少一个的至少一个第二封盖层，所述至少一个第二封盖层接触所述多个第一封盖层中的至少一个和第一导电插塞。所述多个第一封盖层和所述至少一个第二封盖层相对于彼此具有不同的成分。

根据本发明构思的一示例性实施方式，一种集成电路器件包括：衬底，其包括器件有源区；鳍型有源区，其在器件有源区上在第一方向上从衬底突出；第一栅线，其交叉鳍型有源区，第一栅线覆盖鳍型有源区的上表面和彼此相反的侧壁；绝缘隔离物，其设置在第一栅线的侧壁上；在第一栅线的彼此相反的侧设置在鳍型有源区上的第一漏极区和第一源极区；连接到第一漏极区的第一导电插塞和连接到第一源极区的第二导电插塞；以及第一封盖层，其设置在第一栅线上，第一封盖层基本上平行于第一栅线延伸。第一封盖层包括相对于彼此具有不同成分的第一部分和第二部分。第一部分重叠第一栅线并基本上平行于第一栅线延伸，第二部分重叠绝缘间隔物。第一栅线设置在第一导电插塞与第二导电插塞之间，并通过绝缘间隔物与第一导电插塞和第二导电插塞分隔开。

附图说明

通过结合附图详细描述本发明构思的示例性实施方式，本发明构思的以上及另外的特征将变得更加明显，附图中：

图1是示出根据本发明构思的一示例性实施方式的集成电路器件的俯视图；

图2A是根据本发明构思的一示例性实施方式的沿图1的线X1-X1'和 X2-X2'截取的剖视图；

图2B是根据本发明构思的一示例性实施方式的沿图1的线Y-Y'截取的剖视图；

图3是示出根据本发明构思的一示例性实施方式的，图1中所示的集成电路器件的构造的俯视图；

图4A至4W是剖视图，其示出根据本发明构思的一示例性实施方式的，制造集成电路器件的方法的阶段；

图5是示出根据本发明构思的一示例性实施方式的集成电路器件的剖视图；

图6是示出根据本发明构思的一示例性实施方式的集成电路器件的剖视图；

图7是示出根据本发明构思的一示例性实施方式的图6中所示的集成电路器件的构造的俯视图；

图8A至8R是剖视图，其示出根据本发明构思的一示例性实施方式的，制造集成电路器件的方法的阶段；

图9是示出根据本发明构思的一示例性实施方式的集成电路器件的剖视图；

图10是示出根据本发明构思的一示例性实施方式的集成电路器件的剖视图；

图11A和11B是剖视图，其示出根据本发明构思的一示例性实施方式的制造集成电路器件的方法的阶段；

图12是示出根据本发明构思的一示例性实施方式的集成电路器件的剖视图；