[发明专利]衬底处理装置、半导体器件的制造方法及存储介质

说明书

本发明涉及衬底处理装置、半导体器件的制造方法及存储介质，该技术具有：一频率处理室，设置于处理组件内，并对形成有绝缘膜的衬底进行处理；二频率处理室，在处理组件内与一频率处理室相邻，并对经一频率处理室处理后的衬底进行处理；气体供给部，将至少包含硅和杂质的含硅气体分别供给至一频率处理室和二频率处理室；等离子体生成部，分别连接于一频率处理室和二频率处理室；离子控制部，连接于二频率处理室；衬底搬送部，设置于处理组件内，并在一频率处理室与二频率处理室之间搬送衬底；和控制部，至少对气体供给部、等离子体生成部、离子控制部和衬底搬送部进行控制。

技术领域

本发明涉及衬底处理装置、半导体器件的制造方法及存储介质。

背景技术

近年来，半导体器件有高度集成化的倾向。作为实现高度集成化的方法之一，提出了将电极等进行三维性地排列的三维结构。这样的半导体器件例如已经在专利文献1中公开了。

专利文献1：日本特开2015-50466

发明内容

发明所要解决的课题

在形成FLASH存储器的三维结构的过程中，需要将绝缘膜与牺牲膜进行交替层叠。然而，由于绝缘膜与牺牲膜的热膨胀率不同等的理由，会对硅晶片施加应力，在形成的过程中，存在层叠膜被破坏的现象。这样的现象可能导致半导体器件的特性的下降。

因此，本发明的目的在于提供在三维结构的FLASH存储器中也可形成良好特性的半导体器件的技术。

用于解决课题的手段

为了解决上述课题，本发明提供一种技术，该技术具有：一频率处理室，所述一频率处理室设置于处理组件内，并对形成有绝缘膜的衬底进行处理；二频率处理室，所述二频率处理室在所述处理组件内与所述一频率处理室相邻，并对经所述一频率处理室处理后的衬底进行处理；气体供给部，所述气体供给部将至少包含硅和杂质的含硅气体分别供给至所述一频率处理室和所述二频率处理室；等离子体生成部，所述等离子体生成部分别连接于所述一频率处理室和所述二频率处理室；离子控制部，所述离子控制部连接于所述二频率处理室；衬底搬送部，所述衬底搬送部设置于所述处理组件内，并在所述一频率处理室与所述二频率处理室之间搬送衬底；和控制部，所述控制部至少对所述气体供给部、所述等离子体生成部、所述离子控制部和所述衬底搬送部进行控制。

发明的效果

根据本发明涉及的技术，能够提供在三维结构的FLASH存储器中也可形成良好特性的半导体器件的技术。

附图说明

[图1]为对实施方式涉及的半导体器件的制造流程进行说明的说明图。

[图2]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图3]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图4]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图5]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图6]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图7]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图8]为对实施方式涉及的晶片的处理状态进行说明的说明图。

[图9]为对实施方式涉及的衬底处理装置进行说明的说明图。

[图10]为对实施方式涉及的衬底处理装置进行说明的说明图。

[图11]为对实施方式涉及的衬底处理装置进行说明的说明图。

[图12]为对实施方式涉及的衬底处理装置进行说明的说明图。