[发明专利]一种顶层选择栅切线的刻蚀工艺方法有效
| 申请号: | 201710733247.8 | 申请日: | 2017-08-24 |
| 公开(公告)号: | CN107731832B | 公开(公告)日: | 2019-03-19 |
| 发明(设计)人: | 何佳;洪培真;华文宇;刘藩东;杨要华;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
| 主分类号: | H01L27/11529 | 分类号: | H01L27/11529;H01L27/11551;H01L27/11573;H01L21/308 |
| 代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 董李欣 |
| 地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 顶层 选择 切线 刻蚀 工艺 方法 | ||
1.一种顶层选择栅切线的刻蚀工艺方法,其特征在于,依次包括以下步骤:
形成多层堆叠结构,具体为,提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻的层间介质层之间;
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻;
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀以形成顶层选择栅切线(TopSelect Gate Cut)沟道;
对顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充;
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除;
形成堆叠结构的台阶结构。
2.根据权利要求1所述的工艺方法,其特征在于:
所述层间介质层材料为氧化硅,所述牺牲介质层材料为氮化硅,从而形成ON堆叠结构(ON Stacks)。
3.根据权利要求1所述的工艺方法,其特征在于:
所述光刻具体为,首先在堆叠结构表面上形成复合硬掩模层;然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻以去除相应位置的光刻胶层形成光刻沟道。
4.根据权利要求3所述的工艺方法,其特征在于:
所述复合硬掩模层包括依次形成的无定形碳层(A-C)、SiON层和光刻胶层。
5.根据权利要求1所述的工艺方法,其特征在于:
所述刻蚀停留在堆叠结构的某一层间介质层。
6.根据权利要求5所述的工艺方法,其特征在于:
所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层间介质层。
7.根据权利要求1所述的工艺方法,其特征在于:
顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充采用的是原子层沉积工艺(ALD)。
8.根据权利要求1所述的工艺方法,其特征在于:
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除,采用的是化学机械研磨工艺(CMP)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710733247.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





