[发明专利]一种优化CIS‑UTS器件白色像素的工艺方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，涉及IMP(Implant,离子注入)的制造 工艺，且特别涉及一种优化CIS-UTS器件白色像素的工艺方法。

背景技术

自上世纪60年代末期美国贝尔实验室提出固态成像器件概念后，固体图像 传感器便得到了迅速发展，成为传感技术中的一个重要分支。它是个人计算机 多媒体不可缺少的外设，也是监控设备中的核心器件。近年来，由于集成电 路设计技术和工艺水平的提高，CIS(CMOS IMAGE SENSOR，互补金属氧化物 半导体图像传感器)因其固有的诸如像元内放大、列并行结构，集成度高、采用 单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且， 低成本、单芯片、功耗低和设计简单等优点使CIS在保安监视系统、可视电话、 可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大出风头。

WP(White Pixel，白色像素)是指在无光照条件下CIS器件输出的DN值>64 的像素数量，它是评估CIS器件性能的一个重要指标，直接反应器件成像质量。 因此，提高CIS器件WP性能，即降低WP Count(白色像素点)是CIS器件制造 工艺的一个长期目标。

UTS(Ultra thin stack，超薄堆栈式技术)工艺是CIS器件更为先进的工艺方 法，将逻辑器件与像素器件分别在两片晶元上进行工艺流程，最终通过堆栈式 方法结合以实现功能器件。该工艺的优点在于逻辑器件与像素器件互不影响， 可以更高程度的实现性能最大化。

现有工艺中晶元外延层常使用P型衬底，而对于像素区器件，N型最深注入 定义器件的深度。在原有制程中WP Count中值在620左右，WP Wafer Edge(晶 元边缘)高值易造成良率失效。

发明内容

本发明提出一种优化CIS-UTS器件白色像素的工艺方法，针对现有工艺下 白色像素点较高的情况，采用离子注入法将像素区硅片外延层注入为N型，增 大像素区器件深度，从而提高CIS器件稳定性，降低白色像素点。

为了达到上述目的，本发明提出一种优化CIS-UTS器件白色像素的工艺方 法，包括下列步骤：

提供半导体衬底；

采用离子注入法将像素区硅片外延层注入为N型衬底；

进行有源区制程及后续工艺制程。

进一步的，所述离子注入步骤包括：

进行硬掩膜版沉积；

进行N型离子P的注入；

使用湿法工艺去除硬掩膜版。

进一步的，所述N型离子P的注入能量为2MKeV～3MKeV。

进一步的，所述N型离子P的注入能量为2.25MKeV。

进一步的，所述后续工艺制程包括：

进行深N阱工艺制程；

进行浅沟槽隔离工艺制程；

进行集电极掩埋工艺制程。

本发明提出的优化CIS-UTS器件白色像素的工艺方法，针对现有工艺下白 色像素点较高的情况，采用离子注入法将像素区硅片外延层注入为N型，增大 像素区器件深度，从而提高CIS器件稳定性，降低白色像素点。采用本发明的 工艺方法可以通过离子注入简单有效的改变晶元EPI类型，不涉及其它影响， 同时本发明可以有效降低CIS器件的白色像素点，且不影响其它参数。

附图说明

图1所示为本发明较佳实施例的优化CIS-UTS器件白色像素的工艺方法流 程图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方 式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是， 附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助 说明本发明实施例的目的。

本发明公开了一种降低CIS器件白色像素点的工艺方法。由于CIS产品主 要用于成像，白色像素点是成像质量高低的重要指标。现有55nm CIS-UTS制程 工艺中，使用P型EPI(Epitaxy，外延层)作为衬底，现使用离子注入法将像素 区产品(Pixel Wafer)EPI变为N型衬底，其它工艺不变，以达到降低白色像素 点的目的。

现将本发明在55纳米CIS-UTS Pixel工艺中的应用作为具体实施案例，以 说明本发明的机理及具体流程。

请参考图1，图1所示为本发明较佳实施例的优化CIS-UTS器件白色像素 的工艺方法流程图。本发明提出一种优化CIS-UTS器件白色像素的工艺方法， 包括下列步骤：