[发明专利]制造半导体器件的方法

说明书

提供一种制造半导体器件的方法，实现了半导体器件的稳定性的提高。得到以下结构：在位于存储区中的半导体衬底上方形成用于存储元件的栅绝缘膜的第一绝缘膜，在位于较低击穿电压MISFET形成区中的半导体衬底上方形成用于较低击穿电压MISFET的栅绝缘膜的第二绝缘膜和在位于较高击穿电压MISFET形成区中的半导体衬底上方形成用于较高击穿电压MISFET的栅绝缘膜的第三绝缘膜。随后形成用于栅电极的膜，然后对膜进行图案化，以形成存储元件、较低击穿电压MISFET和较高击穿电压MISFET的相应栅电极。在形成第一绝缘膜的步骤之后，执行形成第二绝缘膜的步骤。在形成第一绝缘膜的步骤之前，执行形成第三绝缘膜的步骤。

相关申请的交叉引用

包括说明书、附图和摘要的于2016年8月10日提交的日本专利申请No.2016-157536的公开的全部内容以引用方式并入本文中。

技术领域

本发明涉及制造半导体器件的方法，该方法可酌情用作例如制造具有非易失性存储器的半导体器件的方法。

背景技术

已经广泛使用EEEPROM(电可擦除可编程只读存储器)作为电可写/可擦除非易失性半导体存储器件。以目前广泛使用的闪存存储器为代表的此存储器件具有被MISFET的栅电极下方的氧化膜围绕的导电悬浮栅极或捕获绝缘膜。悬浮栅或捕获绝缘膜中的电荷存储状态被用作存储信息并且被读取作为晶体管的阈值。捕获绝缘膜是指能够在其中存储电荷的绝缘膜，并且其示例包括氮化硅膜。通过将电荷注入此电荷存储区中/从此电荷存储区释放电荷，MISFET(金属绝缘体半导体场效应晶体管)的阈值转变成允许MISFET作为存储元件操作。使用诸如氮化硅膜的捕获绝缘膜作为电荷存储区提供了优于使用导电悬浮栅膜作为电荷存储区的优点，使得由于电荷的分离存储，导致数据保持可靠性高，并且数据保持的高可靠性允许氮化硅膜上方和下方的氧化物膜变薄，并且允许用于写/擦除操作的电压减小。

日本未经审查的专利公开No.2004-200504(专利文献1)描述了一种涉及具有非易失性存储元件的半导体器件的技术。

[相关技术文献]

[专利文献]

[专利文献1]

日本未经审查的专利公开No.2004-200504

发明内容

期望提高具有非易失性存储器的半导体器件的可靠性。

根据本说明书和附图中的陈述，本发明的其他问题和新颖特征将变得清楚。

根据实施例，在一种制造半导体器件的方法中，提供半导体衬底，所述半导体衬底包括将要形成非易失性存储元件的第一区、将要形成第一晶体管的第二区和将要形成第二晶体管的第三区。然后，得到以下结构：在位于第一区中的半导体衬底的上方形成用于存储元件的栅绝缘膜的第二绝缘膜，在位于第二区中的半导体衬底的上方形成用于第一晶体管的栅绝缘膜的第一绝缘膜，并且在位于第三区中的半导体衬底的上方形成用于第二晶体管的栅绝缘膜的第三绝缘膜。第一绝缘膜比第三绝缘膜厚。然后，形成用于第一栅电极、第二栅电极和第三栅电极的膜并且对膜进行图案化，以形成存储元件的第一栅电极、第一晶体管的第二栅电极和第二晶体管的第三栅电极。在形成第二绝缘膜的步骤之后执行形成第三绝缘膜的步骤。在形成第二绝缘膜的步骤之前执行形成第一绝缘膜的步骤。