[发明专利]判断锁相环锁定状态的方法和装置

权利要求书

1.一种判断锁相环锁定状态的方法，其特征在于，包括：

检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲；

判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态；

其中，所述的判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态，包括：设置窄脉冲检测电路，该窄脉冲检测电路包括延迟器件DELAY CELL和与门器件，将所述净脉冲输入到所述窄脉冲检测电路，净脉冲先经过DELAYCELL，当净脉冲的宽度大于DELAY CELL的延迟时间时，与门与经过DELAY CELL后的信号均可以传递到与门器件的输入端，驱动与门器件输出逻辑高电平；当窄脉冲的宽度小于或者等于DELAY CELL的延迟时间时，DELAY CELL过滤掉窄脉冲，窄脉冲无法通过DELAY CELL到达与门输入端，与门器件输出逻辑低电平；当在设定数量的采样周期内所述窄脉冲检测电路都输出逻辑低电平，则判定所述锁相环处于锁定状态。

2.根据权利要求1所述的方法，其特征在于，所述检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲包括：

将锁相环的VCO频率提高设定倍数，用倍频后的VCO频率时钟按照设定的采样周期采样所述锁相环的鉴相器输出的UP脉冲和DOWN脉冲，通过减法器将采样得到的所述UP脉冲和所述DOWN脉冲相减得到净脉冲。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

将倍频后的VCO频率通过输出分频器降频至目标频率，将所述目标频率作为所述锁相环的输出频率。

4.根据权利要求1或者2或者3所述的方法，其特征在于，所述的判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态，还包括：

使用高频VCO时钟量化所述净脉冲信号的宽度值，得到量化值，通过数字比较器比较所述量化值与锁定判决阈值，当在设定数量的采样周期内所述净脉冲信号的量化值小于锁定判决阈值，则判定所述锁相环处于锁定状态。

5.根据权利要求1所述的方法，其特征在于，所述窄脉冲检测电路的延迟时间包括1ns～1us。

6.根据权利要求1所述的方法，其特征在于，所述锁相环包括电荷泵锁相环。

7.一种判断锁相环锁定状态的装置，其特征在于，包括：

检测模块，用于检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲；

判断模块，用于判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态，其中，所述的判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态，包括：设置窄脉冲检测电路，该窄脉冲检测电路包括延迟器件DELAY CELL和与门器件，将所述净脉冲输入到所述窄脉冲检测电路，净脉冲先经过DELAY CELL，当净脉冲的宽度大于DELAY CELL的延迟时间时，与门与经过DELAYCELL后的信号均可以传递到与门器件的输入端，驱动与门器件输出逻辑高电平；当窄脉冲的宽度小于或者等于DELAY CELL的延迟时间时，DELAY CELL过滤掉窄脉冲，窄脉冲无法通过DELAY CELL到达与门输入端，与门器件输出逻辑低电平；当在设定数量的采样周期内所述窄脉冲检测电路都输出逻辑低电平，则判定所述锁相环处于锁定状态。

8.根据权利要求7所述的装置，其特征在于，所述检测模块将锁相环的VCO频率提高设定倍数，用倍频后的VCO频率时钟按照设定的采样周期采样所述锁相环的鉴相器输出的UP脉冲和DOWN脉冲，通过减法器将采样得到的所述UP脉冲和所述DOWN脉冲相减得到净脉冲。

9.根据权利要求8所述的装置，其特征在于，还包括：

降频模块，用于将倍频后的VCO频率通过输出分频器降频至目标频率，将所述目标频率作为所述锁相环的输出频率。