[发明专利]具有电压限制和电容增强的电路

说明书

本公开的方面涉及可利用增强电容和减轻的雪崩击穿进行操作的电路。如可以根据一个或多个实施例所实现的那样，设备和/或方法涉及共源共栅电路的各个晶体管，其中一个晶体管通过向另一个晶体管的栅极施加电压来控制所述另一个晶体管处于关断状态。多个掺杂区域被沟槽分开，其中，导电沟槽配置和布置有掺杂区域，从而在第二晶体管的源极和漏极之间提供电容，并且限制第二晶体管的源极和漏极之一处的电压，由此减轻第二晶体管的雪崩击穿。

技术领域

本发明涉及一种电路，更具体地，涉及一种提供电压钳制和电容的电路，其例如可以被实现用于控制高电压器件。

背景技术

许多器件采用开关式电路，这可以以各种方式实现。例如，可以按期望将高电压开关与相关的电路一起使用。在一些应用中，常开型器件(晶体管)通过耦接了导致常关断的节点操作(net operation)的附加器件而在高电压下使用。一种这样的方法涉及使用其中低电压FET(场效应晶体管)耦接到高电压器件的共源共栅布置来提供控制栅极电压。

虽然这样的器件是有用的，但某些状况会导致过电压，这会对高电压器件和低电压FET中的任一个或两者造成损害。例如，如果高电压器件中的漏电流高于低电压器件的漏电流，或者低电压FET的切断比高电压器件更快，则可能会出现操作问题和可靠性问题。

对于各种应用而言，这些和其它事件已经对这种器件的制造和实施提出了挑战。

发明内容

各种示例实施例涉及多种问题，比如上面指出的那些问题和/或根据与晶体管电路(比如涉及高电压晶体管的电路)的操作有关的以下公开内容会变得明显的其他问题。在各种实施方式中，使用具有增强电容和减轻雪崩击穿的低电压晶体管来控制常开型晶体管。

在某些示例实施例中，本公开的方面涉及对提供增强电容和雪崩击穿控制的半导体结构的使用。这样的方面可以利用可在与晶体管本身的形成共享的工艺步骤中进一步形成的由沟槽分隔的掺杂区域来实现。

根据特定实施例，一种设备包括具有第一晶体管和第二晶体管的共源共栅电路，第一晶体管和第二晶体管各自具有栅极、源极、沟道和漏极，其中第二晶体管的漏极电连接到第一晶体管的源极。第二晶体管连接成并且可操作为通过对第一晶体管的栅极施加电压来控制第一晶体管处于关断状态。所述设备还包括多个导电沟槽和一个或多个掺杂区域，所述一个或多个掺杂区域位于导电沟槽中的相邻导电沟槽之间并且提供p-n结。导电沟槽配置并布置有掺杂区域，以提供第二晶体管的源极和漏极之间的电容，并且通过限制第二晶体管的源极和漏极之一处的电压(例如，通过对电压进行钳制)来减轻第二晶体管的雪崩击穿。

另一个实施例涉及一种方法，所述方法可以利用如上所述的电路来实现。提供第一晶体管和第二晶体管用于共源共栅电路，第一晶体管和第二晶体管各自具有栅极、源极、沟道和漏极，其中第二晶体管的漏极电连接到第一晶体管的源极。多个导电沟槽连同各相邻沟槽之间的一个或多个掺杂区域连接到第二晶体管的源极和漏极。第二晶体管用于通过对第一晶体管的栅极施加电压来控制第一晶体管处于关断状态，并且导电沟槽和掺杂区域用于在第二晶体管的源极和漏极之间提供电容并减轻第二晶体管的雪崩击穿。在这种情况下，可以通过限制或钳制第二晶体管的源极和漏极之一处的电压来减轻雪崩击穿。

在其它具体示例实施例中，一种设备包括共源共栅电路、电容器电路和钳制二极管电路。共源共栅电路包括高电压GaN晶体管，所述高电压GaN晶体管具有栅极、源极、漏极和连接该高电压GaN晶体管的源极和漏极的沟道。共源共栅电路还包括低电压FET，所述低电压FET具有栅极、连接到高电压GaN晶体管的栅极的源极、连接到高电压GaN晶体管的源极的漏极、以及连接该低电压FET的源极和漏极的沟道。电容器和钳制二极管电路连接到低电压FET晶体管的源极和漏极。在某些实施例中，低电压FET通过将其源极处的电压施加到高电压GaN晶体管的栅极来控制高电压GaN晶体管处于关断状态，同时电容器和钳制二极管在低电压FET的源极和漏极之间提供电容，并且通过钳制源极和漏极两端的电压来减轻低电压FET的雪崩击穿。