[发明专利]晶体管及其形成方法

说明书

方法包括在半导体区上方形成伪栅极堆叠件，在与伪栅极堆叠件相同的层级处形成介电层，去除伪栅极堆叠件以在介电层中形成开口，填充延伸至开口内的金属层，以及回蚀刻金属层，金属层的剩余部分的边缘低于介电层的顶面。开口填充有导电材料，并且导电材料位于金属层上方。金属层和导电材料组合形成替换栅极。在替换栅极的相对两侧上形成源极区和漏极区。本发明的实施例还涉及晶体管及其形成方法。

技术领域

本发明的实施例涉及晶体管及其形成方法。

背景技术

金属氧化物半导体(MOS)器件是集成电路中的基本构建元件。现有的MOS器件通常具有由使用诸如离子注入或热扩散的掺杂操作掺杂有p型或n型杂质的多晶硅形成的栅电极。栅电极的功函数可以调整至硅的带边缘。对于n型金属氧化物半导体(NMOS)器件，功函数可以调整至接近硅的导电带。对于p型金属氧化物半导体(PMOS)器件，功函数可以调整至接近硅的价带。可以通过选择适当的杂质实现多晶硅栅电极的功函数的调整。

具有多晶硅栅电极的MOS器件展现出载流子耗尽效应，其也称为多晶硅耗尽效应。当施加的电场从接近栅极电介质的栅极区清除载流子时，发生多晶硅耗尽效应，形成耗尽层。在n掺杂的多晶硅层中，耗尽层包括离子化的非移动供体位点，其中，在p掺杂的多晶硅层中，耗尽层包括离子化的非移动受体位点。耗尽效应导致有效栅极电介质厚度的增加，使得在半导体的表面处更加难以产生反转层。

可以通过形成金属栅电极解决多晶硅耗尽问题，其中，在NMOS器件和PMOS器件中使用的金属栅极也可以具有带边缘功函数。因此，产生的金属栅极包括多个层以适应NMOS器件和PMOS器件的需求。

发明内容

本发明的实施例提供了一种形成晶体管的方法，包括：在半导体区上方形成伪栅极堆叠件；在与所述伪栅极堆叠件相同的层级处形成介电层；去除所述伪栅极堆叠件以在所述介电层中形成开口；填充延伸至所述开口内的金属层；回蚀刻所述金属层，其中，所述金属层的剩余部分的边缘低于所述介电层的顶面；用导电材料填充所述开口，其中，所述导电材料位于所述金属层上方，其中，所述金属层和所述导电材料组合形成替换栅极；以及形成源极区和漏极区，其中，所述源极区和漏极区位于所述替换栅极的相对两侧上。

本发明的另一实施例提供了一种形成晶体管的方法，包括：在半导体区上形成伪栅极堆叠件；在所述伪栅极堆叠件的侧壁上形成栅极间隔件；在所述伪栅极堆叠件的相对两侧上形成源极区和漏极区；形成层间电介质以覆盖所述源极区和漏极区；去除所述伪栅极堆叠件以形成开口；形成延伸至所述开口内的栅极介电层；在所述栅极介电层上方形成含金属层，其中，所述含金属层包括位于所述开口中的第一部分和位于所述开口外部的第二部分；去除所述第二部分并且回蚀刻所述含金属层的所述第一部分；以及用导电材料填充剩余的开口。

本发明的又一实施例提供了一种晶体管器件，包括：栅极间隔件；位于所述栅极间隔件之间的开口；栅极电介质，内衬于所述开口；含金属层，位于所述栅极电介质的底部上方，其中，所述含金属层包括位于所述开口的底部处的底部和连接至所述底部的端部的侧壁部，其中，所述侧壁部的顶部边缘低于所述栅极间隔件的顶部边缘；以及导电材料，位于所述含金属层上方，其中，所述导电材料位于所述开口中，并且所述导电材料的顶面高于所述含金属层的所述侧壁部的顶部边缘。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图17示出了根据一些实施例的在鳍式场效应晶体管(FinFET)的形成中的中间阶段的截面图和立体图。

图 18至图20示出了根据一些实施例的FinEFT的截面图，其中从FinFET的沟道长度方向获得截面图。