[发明专利]一种功率半导体器件

说明书

一种功率半导体器件，本发明涉及一种功率半导体器件，特别是功率场效应管(Power MOSFET)的设计。为解决现有技术的屏蔽栅极沟槽型场效应管所存在的器件导电面积浪费的问题，本发明提供的功率半导体器件，内设第一类有源沟槽和第二类有源沟槽，两者通过水平沟槽连接，所述第一类有源沟槽内的栅电极与栅极金属板相连，所述第二类有源沟槽内的栅电极通过所述水平沟槽内填充的导电材料连接至第一类有源沟槽内的栅电极、再与栅极金属板连接。本发明的有益效果在于：本发明的设计方案可以有效增大屏蔽栅极沟槽场效应管的芯片导电面积利用率，从而可以在实现比通常的屏蔽栅极沟槽场效应管更低的导通电阻及更低的能量损失。

技术领域

本发明涉及一种功率半导体器件，特别是功率场效应管（Power MOSFET）的设计。

背景技术

屏蔽栅极沟槽型场效应管（Shield Gate Trench MOSFET）是一种新型的功率场效应管，并被广泛应用于各种中低压功率控制系统中，如马达驱动、电能转换等。传统的沟槽型场效应管是一种纵向导电的器件，并拥有三个电极：位于器件上表面的栅极、源极、及位于器件下表面的漏极，其中栅极被置于器件上表面的一系列沟槽中。而与传统沟槽型场效应管不同，屏蔽栅极沟槽型场效应管的沟槽中有一个额外的源极电极（下文中称“屏蔽栅电极”）。该屏蔽栅电极与器件的源极相连，并被置于栅极电极的下方，此结构能有效降低栅极与漏极之间的寄生电容（Gate-Drain Capacitance），从而有利于加快器件开关速度和降低开关过程中的能量损耗。同时，通过利用沟槽中的屏蔽栅电极的电荷平衡效应，该器件可以在维持同样的击穿电压的前提下使用更低电阻率的外延漂移层，从而实现更低导通电阻，减少导通状态下的能量损耗。

然而，由于屏蔽栅极沟槽型场效应管需要把深槽中屏蔽栅电极连接到源极金属层，所以需要特殊的版图设计。图1是一种现有技术的屏蔽栅极沟槽型场效应管100的芯片版图布局顶视图，其上表面电极金属板分为源极金属板和栅极金属板，其中源极金属板的覆盖区域有第一非导电区域101、第一导电区域102、及第二导电区域103，栅极金属板的覆盖区域为第二非导电区域104。上述区域101至104的毗连区域在图1中被标记为“X”区。图2是图1中“X”区域的放大图示，图3是图2中切线A-A’的切面结构示意图。如图2、3所示，在现有技术的屏蔽栅极沟槽型场效应管100中，栅电极130被置于一系列相互平行的沟槽1111中，且沟槽1111中的栅电极130需要通过栅极接触孔114连接到覆盖其上方的栅极金属板121上。另一方面，沟槽1111中的屏蔽栅电极131需要通过屏蔽栅极接触孔连接到源极金属板120上，所述屏蔽栅极接触孔一般位于竖条状排布的沟槽1111的中段位置，因而未在图3的横切面中显示。在沟槽1111的外围设有终端沟槽112，所述终端沟槽112中设有屏蔽栅电极131，以通过屏蔽栅电极131对电场的调制作用，有效截止器件100边缘区域的电场，维持器件100足够的击穿电压。器件100的导通与关断由施加在栅极金属板121上的电压决定。一般来讲，沟槽1111内的栅电极130的电压与栅极金属板121的电压近似相等，当栅极金属板121上施加的电压超过器件100的阈值电压时，在与沟槽1111的侧壁毗连的p型体区133内会形成n型的导电层,所形成的n型导电层又被称为MOS导电沟道。这样一来， n⁺源区136的电子载流子可以通过p型体区133内形成的n型导电层注入到下方的n型漂移区142及n⁺型衬底141内，并最终被器件100下表面的漏极所收集，从而实现器件100的导通。然而，由于栅源电极之间的隔离要求以及工艺条件的限制，栅极金属板121与源极金属板120之间必须有一定宽度的间隔区122。如此一来，如果在金属间隔区122中放置沟槽，则这些沟槽因未被栅极金属层覆盖而不能被连接到栅极金属板121上。而且，如图2所示，由于沟槽1111被设计为相互平行的竖条形状，从而导致图1中区域101内的沟槽1111均不能被连接到栅极金属板121,这样一来，若在区域101中放置沟槽1111，则这些沟槽内的电极无法被施加栅极电压，也就无法在这些沟槽的侧壁上形成MOS导电沟道。因此，对于现有技术的屏蔽栅极沟槽型场效应管100而言，其在区域101内不能导通电流，从而导致了器件导电面积的浪费，这不利于降低器件导通功耗和成本。