[发明专利]半导体衬底的防漏电方法在审
| 申请号： | 201710209971.0 | 申请日： | 2017-03-31 |
| 公开（公告）号： | CN106960782A | 公开（公告）日： | 2017-07-18 |
| 发明（设计）人： | 刘龙平;刘凯哲;刘建华 | 申请（专利权）人： | 上海先进半导体制造股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L29/06 |
| 代理公司： | 上海弼兴律师事务所31283 | 代理人： | 薛琦,罗朗 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 衬底 漏电 方法 | ||
1.一种半导体衬底的防漏电方法，其特征在于，所述防漏电方法包括以下步骤：
S1、对P+型衬底进行脱氧处理；
S2、对经过脱氧处理的P+型衬底进行硅成核处理；
S3、在经过硅成核处理的P+型衬底上生长N型外延层来形成PN结。
2.如权利要求1所述的防漏电方法，其特征在于，在步骤S1中，对P+型衬底在1100℃～1300℃的温度范围中进行脱氧处理。
3.如权利要求1所述的防漏电方法，其特征在于，在步骤S2中，对P+型衬底在950℃～1100℃的温度范围中进行硅成核处理。
4.如权利要求1所述的防漏电方法，其特征在于，在步骤S3中，在950℃～1100℃的温度范围下，在P+型衬底上生长N型外延层来形成PN结。
5.如权利要求1所述的防漏电方法，其特征在于，从对P+型衬底进行脱氧处理到形成PN结的总处理时间范围为80分钟～100分钟。
6.如权利要求1所述的防漏电方法，其特征在于，在步骤S3中，经过硅成核处理后在P+型衬底上形成无缺陷硅表面区，在所述无缺陷硅表面区上生长N型外延层来形成PN结。
7.如权利要求6中任意一项所述的防漏电方法，其特征在于，所述P+型衬底的厚度范围为650μm～750μm，所述无缺陷硅表面区的厚度范围为15μm～25μm。
8.如权利要求1～7中任意一项所述的防漏电方法，其特征在于，在步骤S3中，所述PN结用于制造TVS二极管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司，未经上海先进半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710209971.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
