[发明专利]用于制造具有黑色表面的微电子器件的工艺和微电子器件

权利要求书

1.一种用于形成黑硅表面的工艺，所述工艺包括：

将沟槽蚀刻到硅体中，所述沟槽包括侧壁表面和底表面；以及

通过执行多个粗糙化循环来使所述沟槽的所述侧壁表面和所述底表面粗糙化，以降低表面反射率，其中每个粗糙化循环包括：

在所述沟槽的所述侧壁表面和所述底表面之上沉积具有非平面表面轮廓的聚合物层；以及

以非单向方式在所述沟槽的所述侧壁表面和所述底表面处对所述聚合物层和所述硅体的区域进行等离子体蚀刻，以非均匀方式去除所述聚合物层的至少一部分和所述硅体的所述区域的表面部分，以便将所述聚合物层的所述非平面表面轮廓复制在所述沟槽的所述侧壁表面和所述底表面上。

2.根据权利要求1所述的工艺，其中，蚀刻包括在所述沟槽的所述侧壁表面和所述底表面处去除不大于10nm的深度的所述表面部分。

3.根据权利要求1所述的工艺，其中，使用C₄F₈等离子体进行沉积，并且使用C₄F₈和SF₆等离子体进行蚀刻。

4.根据权利要求1-3中的任一项所述的工艺，其中，蚀刻包括供应第一流量的SF₆以及供应第二流量的C₄F₈，其中，所述第一流量与所述第二流量之间的比率为1.5±20％。

5.根据权利要求4所述的工艺，其中，蚀刻包括还供应C和/或O₂。

6.根据权利要求4所述的工艺，其中，沉积包括供应第三流量的C₄F₈，所述第三流量大于所述第二流量。

7.根据权利要求6所述的工艺，其中，所述第三流量与所述第二流量之间的比率小于1.5。

8.根据权利要求6或7所述的工艺，其中，所述第一流量为650sccm，所述第二流量为400sccm，并且所述第三流量为425sccm。

9.根据权利要求1-3和5-7中任一项所述的工艺，其中，在沉积时间内进行沉积，并且在蚀刻时间内进行蚀刻，并且其中在至少一个粗糙化循环期间所述沉积时间与所述蚀刻时间之间的比率在0.25与0.4之间。

10.根据权利要求9所述的工艺，其中，所述比率为0.35。

11.根据权利要求9所述的工艺，其中，在第一粗糙化循环中所述沉积时间为1.5s；在所述第一粗糙化循环之后的粗糙化循环中所述沉积时间为1.4s；并且所述蚀刻时间为4s。

12.根据权利要求1-3、5-7和10-11中任一项所述的工艺，其中，在第一等离子体压力下进行沉积，并且在第二等离子体压力下进行蚀刻，在至少一个粗糙化循环中所述第一等离子体压力与所述第二等离子体压力之间的比率为1.8±5％。

13.根据权利要求12所述的工艺，其中，除了第一粗糙化循环之外，所述比率为1.8±5％。

14.根据权利要求12所述的工艺，其中，在第一粗糙化循环中所述第一等离子体压力为80毫托；在所述第一粗糙化循环之后的粗糙化循环中所述第一等离子体压力为90毫托；并且所述第二等离子体压力为50毫托。

15.根据权利要求1所述的工艺，其中，在沉积时间内进行沉积，并且在蚀刻时间内进行等离子蚀刻，并且其中在第一粗糙化循环期间的所述沉积时间与所述蚀刻时间之间的比率不同于在所述第一粗糙化循环之后的粗糙化循环期间的所述沉积时间与所述蚀刻时间之间的比率。