[发明专利]半导体结构的制作方法

说明书

本发明揭示了一种半导体结构的制作方法。本发明提供的半导体结构的制作方法，包括：形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；进行第一次离子注入形成第一注入区；在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层并进行第二次离子注入形成第二注入区；在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层并进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并形成第四注入区。由此，能够至少节省两层LDD的光罩，以及对应的至少两道工序，能够节约成本，优化制作工艺，缩短生产周期。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构的制作方法。

背景技术

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)是在集成电路设计中，同时采用NMOS管和PMOS管两种器件，并通常配对出现的一种电路结构。由于CMOS电路的静态功耗非常小，电路结构简单，使得它可以用于大规模集成电路、超大规模集成电路。

随着半导体制造技术想着栅极沟道尺寸越做越小和外加电压越来越低的方向发展，传统的CMOS结构通过对离子注入的把控来控制源/漏极偏压引起的电场垂直分量，并减小可穿通的电子数量而抑制热电子效应。但是，目前的工艺通常都比较复杂，需要进行改善。

发明内容

本发明的目的在于提供一种半导体结构的制作方法，在提高MOS性能的基础上，节约生产成本，并缩短生产周期。

为解决上述技术问题，本发明提供一种半导体结构的制作方法，包括：

提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；

对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；

在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；

移除所述第一掩膜层；

在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；

移除所述第二掩膜层。

可选的，对于所述的半导体结构的制作方法，所述第一类型阱为N阱，所述第二类型阱为P阱。

可选的，对于所述的半导体结构的制作方法，所述N阱的栅极上的第二掩膜层厚度小于所述P阱的栅极上的第一掩膜层厚度。

可选的，对于所述的半导体结构的制作方法，所述P阱的栅极上的第一掩膜层的厚度为所述N阱的栅极上的第二掩膜层厚度为

可选的，对于所述的半导体结构的制作方法，所述第二注入区的掺杂浓度和注入深度大于所述第一注入区的掺杂浓度和注入深度；所述第四注入区的掺杂浓度和注入深度大于所述第三注入区的掺杂浓度和注入深度。

可选的，对于所述的半导体结构的制作方法，所述第一次离子注入为普注N型离子。

可选的，对于所述的半导体结构的制作方法，所述第二次离子注入为注入N型离子，所述第三次离子注入为注入P型离子。

可选的，对于所述的半导体结构的制作方法，所述第三次离子注入的角度为与前端结构上表面的法向呈30°-60°夹角。