[发明专利]一种输入离散量上电BIT测试电路

说明书

技术领域

本发明涉及一种输入离散量上电BIT测试电路，属于电子测控专业技术。

背景技术

BIT测试作为系统测试和故障诊断与隔离的新技术，是一种重要的系统故障测试方法，是提高系统的可测试性和诊断能力的重要途径，在电子测控专业技术可靠性与可维护性设计中日益受到重视。经过技术查新，目前专用于输入离散量上电BIT测试电路的专利未查到，该发明填补了此领域的空白。

发明内容

本发明的输入离散量上电BIT测试电路，包括依次连接的光耦隔离模块、电平转换模块、FPGA和电子开关，所述FPGA可控制所述电子开关向所述光耦隔离模块发送“高端”离散信号或“低端”离散信号，并通过所述电平转换模块发送至FPGA，并在FPGA中判断信号是否正常，若正常则电路正常，若异常则电路故障。

所述电子开关外接+15V电源和模拟地。

本发明解决了输入离散量上电BIT的技术问题。本发明的测试电路在进行输入离散量上电BIT时，通过FPGA控制电子开关先选+15V激励源，通过回采进行判断是否正常；若正常，再通过FPGA控制电子开关选通模拟地，通过回采进行判断，若也正常，则该离散量输入正常，BIT通过。

有益效果：该电路填补了输入离散量上电BIT电路的技术空白，具有可靠性高、稳定性好、设计成本低的优势，可广泛应用于使用于有输入离散量上电B IT的控制系统中。

附图说明

图1是本发明输入离散量上电BIT测试电路的逻辑图；

图2是本发明输入离散量上电BIT测试电路的工作流程图；

图3是本发明电子开关的控制电路图。

具体实施方式

如图1所示，输入离散量上电BIT时，通过FPGA控制电子开关先选+15V激励源，通过回采进行判断是否正常；若正常，再通过FPGA控制电子开关选通模拟地，通过回采进行判断，若也正常，则该离散量输入正常，BIT通过。

输入离散量上电BIT电路流程图如图2所示，软件控制过程应按照流程图进行控制。输入离散量上电BIT具体实现电路如图3所示，图3中的1D11和1D69用来产生BIT信号，1D11和1D69均采用电子开关ADG1408BRU，因为该电子开关阻抗小，不会存在阻抗匹配的问题。通过电子开关1D11选出BIT激励源(CBITOUT)+15CV(+15V)或CAGND(模拟地)，再通过反用电子开关1D69选出对应的BIT信号(CDBIT1～CDBIT7)。

以图3中的输入离散量NSCS S-1为例，在对该离散量做上电BIT时，通过控制电子开关在CDBIT1处加高端信号15V激励源，使得光耦后级离散信号CWAIO7为高，通过FPGA读取进行判断是否正常；若正常，再在CDBIT1加低端信号模拟地，使得光耦后级离散信号CWAIO7为低，通过FPGA读取进行判断，若也正常，则离散量NSCS S-1输入通路正常，BIT监控通过。做完BIT监控后，使电路恢复正常工作状态，即通过FPGA控制电子开关使CDBIT1信号处于高阻状态，由输入离散量NSCS S-1控制光耦的输出信号CWAIO7。