[发明专利]非易失性存储器在刹车控制单元中的工作方法

说明书

技术领域

本发明涉及一种飞机刹车系统，具体是一种非易失性存储器在飞机刹车系统中的应用技术。

背景技术

随着军用航空工业的进步，飞机上的仪器设备正在向多电式，全电式发展，刹车系统的测试性要求与人机交互性能要求越来越高，因此对刹车系统提出了更高的要求。它要求飞机刹车系统能向机电管理系统上报系统各附件电子履历，并且现场可以更改履历。为满足上述要求又要保证系统软件的一致性，本发明采用一种非易失性存储器来存储各附件的电子履历数据，通过现场可编译逻辑门电路实现非易失性存储器的数据上传与加载的控制，并将数据通过数据总线传输给数字信号处理器，数字信号处理器对数据进行转换后传输给机电管理系统。

发明内容

发明目的

为实现刹车系统的电子履历上报与现场更改，本发明提出了一种非易失性存储器的应用技术。

技术方案内容

1、非易失性存储器在刹车控制单元中的工作方法，将加入到常规的刹车监控电路中，其具体工作步骤如下：

步骤一，数据加载；加载信号采集电路将外部施加接地的加载信号转换成现场可编译逻辑门电路能过采集的信号，并通过硬线传输给现场可编译逻辑门电路，现场可编译逻辑门电路接收到该信号后通过数据总线将加载命令传输给数字信号处理器，数字信号处理器将接收到RS422通讯数据通过数据总线传输给现场可编译逻辑门电路；现场可编译逻辑门电路再对非易失性存储器进行加载控制，使片选信号为有效，接收非易失性存储器的忙碌信号，当非易失性存储器不忙碌时控制写信号向非易失性存储器中加载数据；

步骤二，数据上传；加载信号采集电路将外部施加悬空的上传信号转换成现场可编译逻辑门电路能过采集的信号通过硬线传输给现场可编译逻辑门电路，现场可编译逻辑门电路接收到高电平信号通过数据总线将上传命令传输给数字信号处理器；数字信号处理器接收到数据上传命令通过数据总线传输给现场可编译逻辑门电路；现场可编译逻辑门电路再对非易失性存储器进行上传控制，使片选信号为有效，使读信号有效，读取非易失性存储器内部数据，并通过地址数据映射至数据总线上传输给数字信号处理器。

如果步骤二所述的非易失性存储器内数据为8位，而数字信号处理器需传出的数据为16位，数字信号处理器则需要将从非易失性存储器上获取的数据进行合并，即奇地址线上数据组成高8位，偶地址线上数据组成地8位；再将组合好的数据通过1553B通讯上传实现非易失性存储器的在刹车系统中的应用。

发明的优点

基于现场可编译逻辑门电路+非易失性存储器+数字信号处理器设计，是一种非易失性存储器在刹车系统中的应用方法，能够实现非易失性存储器内数据的上传与现场加载。

附图说明

图1是本发明原理图。

具体实施方式

为说明本发明的效果，以某飞机刹车系统为例进行验证，将电子履历数据通过1553B通讯上传至上位机，来证明非易失性存储器在刹车系统中的应用可行性。

参见图1，本实施例是用于某型机刹车系统，其具体过程是：

本实例采用的非易失性存储器芯片是STK14C88，现场可编译逻辑门电路芯片是JQV1000，数字信号处理器采用的是2812

步骤一，数据加载

1.加载信号采集电路将外部施加接地的加载信号转换成现场可编译逻辑门电路能过采集的信号，并通过硬线传输给现场可编译逻辑门电路，现场可编译逻辑门电路接收到该信号后通过数据总线将加载命令传输给数字信号处理器。

2.数字信号处理器将接收到RS422通讯数据通过数据总线传输给现场可编译逻辑门电路；现场可编译逻辑门电路再对非易失性存储器进行加载控制，使片选信号为有效，接收非易失性存储器的忙碌信号，当非易失性存储器不忙碌时控制写信号向非易失性存储器中加载数据。

步骤二，数据上传

1.加载信号采集电路将外部施加悬空的上传信号转换成现场可编译逻辑门电路能过采集的信号通过硬线传输给现场可编译逻辑门电路，现场可编译逻辑门电路接收到高电平信号通过数据总线将上传命令传输给数字信号处理器。

2.数字信号处理器接收到数据上传命令通过数据总线传输给现场可编译逻辑门电路；现场可编译逻辑门电路再对非易失性存储器进行上传控制，使片选信号为有效，使读信号有效，读取非易失性存储器内部数据，并通过地址数据映射至数据总线上传输给数字信号处理器。

步骤三，数字信号处理器数据转换

由于1553B通讯数据为16位，而非易失性存储器内数据为8位，数字信号处理器需要将从非易失性存储器上获取的数据进行合并，即奇地址线上数据组成高8位，偶地址线上数据组成地8位。再将组合好的数据通过1553B通讯上传实现非易失性存储器的在刹车系统中的应用。