[发明专利]装置及相关联方法

说明书

本发明公开一种半导体布置，其包括：由III‑V半导体材料制成的晶片；集成于所述晶片中的电阻器元件，所述电阻器元件包括由所述晶片的所述III‑V半导体材料中的第一植入材料界定的迹线，所述迹线通过环绕所述迹线的隔离区基本上与所述晶片的剩余部分电隔离。

技术领域

本公开涉及半导体布置的领域。具体来说，其涉及III-V半导体晶片中的一种集成电阻器元件。还公开一种形成集成电阻器元件的方法。

背景技术

许多需要电阻器的基于III-V半导体的组件可使用形成于硅上的分立组件或电阻器。在下文中，公开电阻器于III-V半导体晶片(并且具体来说，氮化镓(GaN)晶片)中的集成。

发明内容

根据本公开的第一方面，提供一种半导体布置，其包括：

由III-V半导体材料制成的晶片；

集成于所述晶片中的电阻器元件，所述电阻器元件包括由所述晶片的所述III-V半导体材料中的第一植入材料界定的迹线，所述迹线通过环绕所述迹线的隔离区基本上与所述晶片的剩余部分电隔离。

这是有利的，因为提供第一植入材料以修改III-V半导体材料的二维电子气区并且从而增大III-V半导体材料的薄层电阻以方便地界定集成电阻器元件。

在一个或多个实施例中，隔离区由晶片的III-V半导体材料中的第二植入材料界定。在一个或多个实施例中，隔离区通过沟槽隔离界定。

在一个或多个实施例中，第一植入材料选自氩、氮、硼、磷、硅和砷。

在一个或多个实施例中，电阻器元件包括第一端子和第二端子，其中迹线于其间延伸以在该第一端子与该第二端子之间提供电阻性通路，该第一端子和/或第二端子延伸到晶片的表面。

在一个或多个实施例中，第一植入材料选自基于氩或氮的材料。在一个或多个实施例中，第二植入材料选自氩或氮材料。在一个或多个实施例中，第一植入材料与第二植入材料相同。在一个或多个实施例中，第一植入材料不同于第二植入材料。

在一个或多个实施例中，迹线由晶片的具有第一浓度的第一植入材料的一部分界定，并且隔离区由晶片的环绕迹线并具有高于第一浓度的第二浓度的第二植入材料的一部分界定。因此，可提供第一浓度以控制二维电子气(2DEG)区的薄层电阻，而第二浓度在薄层电阻上可高至少一个、两个、三个或更多个数量级以电隔离迹线。第一植入材料和第二植入材料可重叠，但在其它实施例中，其并不重叠。将了解，当使用干式蚀刻沟槽隔离技术时，不需要第二植入材料。

在一个或多个实施例中，半导体布置在晶片上包括另一集成组件，该另一电子组件包括形成于晶片的表面上的至少一个接合焊盘以实现至该电子组件的连接，该电阻器元件至少部分直接布置于该至少一个接合焊盘下方。在一个或多个实施例中，该电阻器元件完全位于该另一集成组件的区域的外侧。

在一个或多个实施例中，电阻器元件的大部分区域直接布置于至少一个接合焊盘下方。

在一个或多个实施例中，电阻器元件包括第一端子和第二端子，其中迹线于其间延伸以在该第一端子与该第二端子之间提供电阻性通路，并且其中电连接提供于该电阻器元件的该第一端子和该第二端子中的一者与所述接合焊盘之间。

在一个或多个实施例中，该电子组件是HEMT，并且该至少一个接合焊盘包括该HEMT的源极接合焊盘、漏极接合焊盘和栅极接合焊盘中的一者。在一个或多个实施例中，该HEMT包括按耗尽或增强模式操作的肖特基或绝缘栅。

在一个或多个实施例中，该电子组件是具有源极接合焊盘、漏极接合焊盘和栅极接合焊盘的HEMT，电阻器元件的第一端子连接至栅极接合焊盘，并且电阻器元件的第二端子连接至源极接合焊盘。