[发明专利]半导体装置

说明书

半导体装置100包括：栅电极126，配置于沟槽122内，并且，在侧壁的部分经由栅极绝缘膜124与p型基极区域116相对；屏蔽电极130，配置于沟槽122内，并且，位于栅电极126与沟槽122的槽底之间；沟槽22内的电气绝缘区域128，在栅电极126与屏蔽电极130之间扩展，并且进一步地沿沟槽122的侧壁以及槽底扩展后将屏蔽电极130从侧壁以及槽底处隔开；以及源电极134，在与n+型源极区域118电气连接的同时从平面看在沟槽122的两端部上与屏蔽电极130电气连接，其特征在于：屏蔽电极130具有：高电阻区域130a，从平面看位于沟槽122的两端部上；以及低电阻区域130，位于被高电阻区域130a相夹的位置上。其能够抑制振铃以及浪涌电压、抑制失灵、防止开关损耗的增大、并减轻来自于外部的浪涌电压的不良影响。

技术领域

本发明涉及半导体装置。

背景技术

以往，具有被称为栅极屏蔽(Shield Gate)构造的半导体装置已被普遍认知(例如，参照专利文献1)。以往的半导体装置900如图23(a)所示，包括：半导体基体910，包含：n+型漏极区域912、n-型漂移区域914、p型基极区域916、以及n+型源极区域918；沟槽(Trench)922，具有：被形成在半导体基体910内，并且与n-型漂移区域914相邻接的槽底、以及与p型基极区域916以及n-型漂移区域914相邻接的侧壁，且从平面上看被形成为条纹(Stripe)状；栅电极926，被配置在沟槽922内，并且在侧壁部分处经由绝缘膜924与p型基极区域916相对；屏蔽电极930，被配置在沟槽922内，并且位于栅电极926与沟槽922的槽底之间；沟槽922内的电气绝缘区域928，在栅电极926与沟槽922的槽底之间扩展，并且进一步沿沟槽922的侧壁以及槽底扩展后使屏蔽电极930从侧壁以及槽底处隔开；源电极934，被形成在半导体基体910的上方，并且将源电极918与屏蔽电极930电气连接；以及漏电极936，与n+型漏极区域912相邻接后被形成。

根据以往的半导体装置900，由于具备被配置在沟槽922内，并且位于栅电极926与沟槽922的槽底之间的屏蔽电极930，所以由于从栅电极926直至沟槽922的槽底的距离就会变长，使栅漏电容C_GD(参照图23(b))降低，其结果就是栅充电电流量以及栅放电电流量就会减小，从而能够加快开关速度。另外，由于能够加长从容易引起电场集中的沟槽922的角部到栅电极926的距离，进而，能够通过电气绝缘区域928缓和电场，其结果就是，能够提高耐压。

【先行技术文献】

【专利文献1】专利第4790908号公报

然而，通过本发明的发明者的研究，发现以往的半导体装置900，在开关关断(Switch off)时会产生振铃(Ringing)或是高浪涌(Surge)电压。于是，本发明者便想到了使用高电阻屏蔽电极(例如，比源电极和栅电极更高电阻的屏蔽电极)来作为屏蔽电极(参照图3以及图4(a))。这样的话，依靠屏蔽电极较高的内部电阻，就能够在开关关断时缓和漏电极的电位变化，从而，就能够在开关关断时抑制振铃产生的同时，降低浪涌电压(参照图4(b))。

但是，如上述般一旦使用高电阻的屏蔽电极来作为屏蔽电极的话，在开关周期的后半段，由于沿屏蔽电极的布线会产生电位差，因此经由栅源电容C_GS栅极电压V_GS就会突然升高，从而有容易产生运行错误(自行开启(Self Turn-On))的问题(参照图4(b)中的符号A)。另外，由于开关速度变慢(参照图4(b))，还存在有开关损耗增大的问题。

而另一方面，如使用低电阻的屏蔽电极来作为屏蔽电极的话(参照图5以及图6(a))，则由于在开关关断时无法缓和漏电极的电位变化，因此就无法获得抑制振铃的同时降低浪涌电压的效果(参照图6(b))。