[发明专利]碳化硅半导体装置

说明书

本发明涉及一种能够抑制由晶面导致的通态电流的不均以及阈值电压的不均的碳化硅半导体装置。碳化硅半导体装置包括碳化硅漂移层(2)、主体区域(5)、源极区域(3)、多条沟槽(7)、栅极绝缘膜(9)、栅电极(10)、源电极(11)、漏电极(12)和耗尽抑制层(6)，所述碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面。耗尽抑制层俯视时位于被多条沟槽夹着的位置，在碳化硅半导体衬底的带有偏角的方向上，耗尽抑制层和与耗尽抑制层相邻的一个沟槽之间的距离，不同于耗尽抑制层和与耗尽抑制层相邻的另一个沟槽之间的距离。

技术领域

本申请说明书公开的技术涉及一种碳化硅半导体装置，涉及一种例如具有沟槽栅的碳化硅半导体装置。

背景技术

作为电力开关元件，广泛使用电力金属－膜－半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，即，MOSFET)(以下，有时称为功率MOSFET)。其中，为了提高沟道宽度密度，在半导体晶圆的表面形成沟槽而将该沟槽的侧面利用为沟道的沟槽栅型的MOSFET得到实际应用。在沟槽栅型的MOSFET中，通过在沟槽内形成有栅极构造，能够缩小元胞。因而，能够提高器件的性能。

近年来，作为高耐压且低损耗的下一代功率器件，使用了碳化硅(SiC)的沟槽栅型的SiC-MOSFET受到注目。制造这种器件时使用的SiC衬底多在晶面设有偏角(日文：オフ角)。当在具有偏角的SiC衬底上形成沟槽时，通常，沟槽各自的侧壁面成为相对于晶轴的角度不同的面(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2011-100967号公报

发明内容

发明要解决的问题

例如，在专利文献1例示的那样的使用具有偏角的4H-SiC衬底制成的沟槽栅型的MOSFET中，通常，沟槽各自的侧壁面成为相对于晶轴的角度不同的面。由于沟槽栅型的SiC-MOSFET在沟槽的侧壁面形成有沟道，所以根据沟槽的侧壁面处的晶面的不同，通态电流以及阈值电压不同。于是，在元件面内产生电流的不均，存在元件的动作稳定性以及元件的可靠性受损的问题。

本申请说明书公开的技术用于解决以上所述的那样的问题，涉及一种在具有偏角的碳化硅半导体衬底上制造的沟槽栅型的碳化硅半导体装置，能够抑制由晶面导致的通态电流的不均以及阈值电压的不均。

用于解决问题的方案

涉及本申请说明书公开的技术的一形态的碳化硅半导体装置包括：第1导电类型的碳化硅漂移层，上述第1导电类型的碳化硅漂移层形成在具有偏角的碳化硅半导体衬底的上表面；第2导电类型的主体区域，上述第2导电类型的主体区域形成在上述碳化硅漂移层的上表面；第1导电类型的源极区域，上述第1导电类型的源极区域形成在上述主体区域的表层的一部分；多条沟槽，上述多条沟槽自上述源极区域的上表面贯穿上述主体区域而到达上述碳化硅漂移层；栅极绝缘膜，上述栅极绝缘膜形成在各条上述沟槽的内部的壁面；栅电极，上述栅电极在各条上述沟槽的内部形成为覆盖上述栅极绝缘膜；源电极，上述源电极形成为覆盖上述源极区域；漏电极，上述漏电极形成在上述碳化硅漂移层的下表面侧；第1导电类型的耗尽抑制层，上述第1导电类型的耗尽抑制层形成在上述主体区域的下表面，并且比上述碳化硅漂移层的杂质浓度高，上述耗尽抑制层俯视时位于被多条上述沟槽夹着的位置，在上述碳化硅半导体衬底的带有偏角的方向上，上述耗尽抑制层和与上述耗尽抑制层相邻的一个上述沟槽之间的距离，不同于上述耗尽抑制层和与上述耗尽抑制层相邻的另一个上述沟槽之间的距离。