[发明专利]半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

权利要求书

1.一种半导体元件用外延基板，其特征在于，

所述半导体元件用外延基板包括：

半绝缘性的自立基板，所述自立基板含有掺杂有Zn的GaN且位错密度为5.0×10⁷cm^-2以下；

缓冲层，所述缓冲层与所述自立基板相邻；

沟道层，所述沟道层与所述缓冲层相邻；以及

势垒层，所述势垒层隔着所述沟道层而设置于所述缓冲层的相反侧，

所述缓冲层是含有Al_pGa_1－pN、且具有1nm以上100nm以下的厚度的抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，其中，0.7≤p≤1，

所述沟道层中的Zn浓度为1×10¹⁶cm^-3以下。

2.根据权利要求1所述的半导体元件用外延基板，其特征在于，

所述缓冲层含有Al_pGa_1-pN，其中，0.9≤p≤1。

3.根据权利要求1所述的半导体元件用外延基板，其特征在于，

所述缓冲层的厚度为2nm以上20nm以下。

4.根据权利要求1至3中任一项所述的半导体元件用外延基板，其特征在于，

所述沟道层含有GaN，所述势垒层含有AlGaN。

5.一种半导体元件，其特征在于，

所述半导体元件包括：

半绝缘性的自立基板，所述自立基板含有掺杂有Zn的GaN且位错密度为5.0×10⁷cm^-2以下；

缓冲层，所述缓冲层与所述自立基板相邻；

沟道层，所述沟道层与所述缓冲层相邻；

势垒层，所述势垒层隔着所述沟道层而设置于所述缓冲层的相反侧；以及

栅电极、源电极和漏电极，所述栅电极、源电极和漏电极设置于所述势垒层上，

所述缓冲层是含有Al_pGa_1－pN、且具有1nm以上100nm以下的厚度的抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，其中，0.7≤p≤1，

所述沟道层中的Zn浓度为1×10¹⁶cm^-3以下。

6.根据权利要求5所述的半导体元件，其特征在于，

所述缓冲层含有Al_pGa_1-pN，其中，0.9≤p≤1。

7.根据权利要求5所述的半导体元件，其特征在于，

所述缓冲层的厚度为2nm以上20nm以下。

8.根据权利要求5至7中任一项所述的半导体元件，其特征在于，

所述沟道层含有GaN，所述势垒层含有AlGaN。

9.一种半导体元件用外延基板的制造方法，其是制造半导体元件用外延基板的方法，其特征在于，

所述半导体元件用外延基板的制造方法包括：

a)准备工序，在该准备工序中，准备含有掺杂有Zn的GaN且位错密度为5.0×10⁷cm^-2以下的半绝缘性的自立基板；

b)缓冲层形成工序，在该缓冲层形成工序中，与所述自立基板相邻地形成缓冲层；

c)沟道层形成工序，在该沟道层形成工序中，与所述缓冲层相邻地形成沟道层；以及

d)势垒层形成工序，在该势垒层形成工序中，隔着所述沟道层而在所述缓冲层的相反侧的位置形成势垒层，

在缓冲层形成工序中，使得所述缓冲层形成为含有Al_pGa_1－pN、且具有1nm以上100nm以下的厚度的抑制Zn从所述自立基板向所述沟道层扩散的扩散抑制层，其中，0.7≤p≤1，由此，使得所述沟道层中的Zn浓度达到1×10¹⁶cm^-3以下。