[发明专利]没有伪栅极的图案化方法

说明书

本文中的技术提供了用于鳍片和纳米线的精确切割，而不需要伪栅极对来补偿上覆未对准。本文的技术包括使用蚀刻掩模来去除栅极结构的指定部分以限定具有鳍片结构、纳米线等的沟槽或敞开空间。未被覆盖的鳍片结构被蚀刻掉或以其他方式从沟槽区段去除。限定沟槽的蚀刻掩模和材料提供用于去除未被覆盖的鳍片部分的组合蚀刻掩模。随后，用电介质材料填充沟槽段。在不需要伪栅极对的情况下，给定的基片可以显著地装配每单位面积更多的电子器件。

相关申请的交叉引用

本申请要求于2015年8月7日提交的标题为“Method of Patterning with SingleDiffusion Cuts”的美国临时专利申请第62/202,599号的权益，该专利全部内容通过引用并入本文。

技术领域

本公开内容涉及制造半导体器件。更具体地，本公开内容涉及形成和切割诸如鳍片(fin)和纳米线的结构。

背景技术

诸如场效应晶体管(FET)的晶体管是微电子和集成电路的基本元件。一直具有持续的动力来缩小或减小晶体管和其他半导体器件以增加密度和提高处理性能。在光刻工艺中减小线宽的方法历史上涉及使用更大的NA光学(数值孔径)、更短的曝光波长或与不同于空气的界面介质(例如水浸没)。随着传统光刻工艺的分辨率接近理论极限，制造商开始转向双重图案化(DP)方法和其他图案化技术以克服光学限制以使特征越来越小。

发明内容

在常规的制造技术诸如用于逻辑单元的单元布局中，最初以相对较长的长度创建鳍片或线以随后在特定位置处切割。可以使用双重图案化技术来创建这样的特征，该技术将特征尺寸减小为光刻系统的分辨率之下。切割这种相对小的特征可能是有问题的，因为由光刻系统产生的蚀刻掩模没有足够的分辨率来精确切割或去除在指定的公差内的材料。使用这种常规蚀刻掩模可能导致器件性能差或器件失效。

为了常规地切割这样的鳍片或线，将两个伪栅极添加到给定单元布局。这些伪栅极仅用作蚀刻掩模，以与在栅极结构之上形成的图案化的蚀刻掩模结合来切割给定的栅极。因此，形成鳍片，并且然后使用两个伪栅极来切割鳍片，这是因为在常规的小图案化尺度下，存在在鳍片之上形成用于进行切割的图案化掩模的套刻精度或放置问题。因此，常规技术使用两个伪栅极来确保在期望的位置处进行鳍片切割，这通常在伪栅极之间。蚀刻掩模形成有未覆盖两个伪栅极之间的区域的开口，其中所使用的伪栅极确保使用该组合掩模在特定位置处进行切割。换句话说，在蚀刻掩模中产生了相对较大的开口(具有一些未对准)，而伪栅极进一步缩窄了蚀刻掩模。

因此，由于放置、套刻精度和CD问题，常规技术教导在切割的每一侧上具有伪栅极。然而，使用伪栅极对具有缺点。使用伪栅极对来切割鳍片的一个问题是伪栅极占用大量的空间，并且对给定单元的功能没有贡献。这样的伪栅极仅起到改善措施以解决掩模放置中的可变性的作用。由于容纳伪栅极对所需的全部空间，因此单元变得比期望的大。而且，在随后的步骤中，这样的伪栅极被金属化但保持在给定电路上作为与伪栅极没有产生电接触的伪栅极。

本文的技术提供了用于鳍片和纳米线的精确切割，而不需要伪栅极对来确保准确性。本文中的技术包括保留鳍片未切割直至栅极被敞开，并且然后使用一个敞开的栅极结构来聚焦切割的放置。周围电介质材料被用作蚀刻掩模的一部分以确保在指定位置处发生切割。利用对栅极间隔材料的蚀刻选择性，可以蚀刻在先前由栅极结构占据的空间内部/内未被覆盖的鳍片——由形成在其上的蚀刻掩模进一步限定。蚀刻未被覆盖的鳍片之后，可以用电介质材料填充空间。这样的填充物电介质材料可以保持在原位，这导致先前由栅极结构占据的空间不会被金属化，而是保持为电介质。这意味着在器件上没有留下被金属化的伪栅极，并且不需要将成对的伪栅极设计入单元中。因此，利用本文中的技术，不再需要使用两个伪栅极仅仅作为补偿蚀刻掩模，这意味着给定单元中更多的空间可以用于功能器件，从而增加器件密度。