[发明专利]环形振荡器试验电路

说明书

环形振荡器试验电路包括奇数级，其中每个级包括在共同节点串联连接的负载和驱动晶体管。每个级的共同节点电连接到后一级的驱动晶体管栅极，且最后级的共同节点连接到第一级的驱动晶体管栅极。第一电压输入连接到所有负载晶体管的漏极。第二电压输入连接到所有负载晶体管的栅极。参考电压输入连接到所有驱动晶体管的源极。至少一个共同节点连接到试验输出。

发明领域和背景

本发明在其一些实施方案中涉及用于晶体管的环形振荡器试验电路，且更具体地但不排他地涉及使用所述试验电路试验晶体管故障机制。

复杂半导体设备的可靠性通常基于一个主要故障机制的假设来计算。故障率通常由已发布的手册值确定，这些手册值基于发现零故障的加速寿命试验。故障率报告为恒定的时间独立概率，称为“时间故障”(Failure In Time, FIT)。制造商报告的FIT值在数学上是平均故障时间(MTTF)乘以10⁹故障/小时的倒数。

今天，没有接受故障的资格标准。因此，报告的FIT总是基于来自定制的加速寿命试验的零故障结果。试验是基于假定什么是主要故障机制，但由于没有故障可分析，所以这从未被验证过。这种“单一潜在机制”加速试验(从未导致故障出现)的结果导致当存在多种机制时对设备可靠性的误导性评估。这种矛盾在JEDEC Solid State TechnologyAssociation Publication JEP 122G Rev. 2011年10月中承认，其指出：“当涉及多个故障机制并因此涉及多个加速因素时，则需要适当的求和技术，例如总故障率法(sum-of-the-failure rates method)”。然而，这个标准和任何其它手册都没有说明实际上什么是“适当的求和技术”。

环形振荡器是用于确定半导体电子设备的固有特性的众所周知的载体。当测量低电压设备时，允许的最大漏极电压和栅极电压是相同的，这使其成为试验微尺度或VLSI设备的固有设备特性的一种方式。

已知新推出的宽带隙半导体功率设备表现出多于单一故障机制，例如热载流子注入、时间依赖性介电击穿、负偏压温度不稳定性(NBTI)、单粒子栅穿、电迁移、雪崩和电流拥挤效应。这些机制以及焊接、封装和其它热相关故障可能会导致新开发的功率设备故障。现在已经引入氮化镓(GaN)作为用于高效率功率转换的新材料，还需要确定GaN半导体设备的可靠性。

功率设备通常通过将其并入实际电路中来试验，可以对实际电路加应力并试验性能。然而，当制造功率设备时，最大额定漏极电压可能远大于最大栅极电压，使简单环形振荡器对试验离散高电压或高功率设备无关。

其它背景技术包括美国专利号6,476,632、美国专利号6,653,856和美国专利号6,903,564和美国专利号6,933,731。

发明概述

本文的实施方案提供用于晶体管(任选地功率晶体管)的环形振荡器(RO)试验电路。晶体管都以相同模式(即，仅增强模式或仅耗尽模式)操作。因此，试验电路适应仅增强模式技术，例如GaN和碳化硅(SiC)。GaN和SiC晶体管相当于仅NMOS电路，其在常规环形振荡器电路中不自动“成环”。

RO试验电路包括奇数级，其中最小级数为3。每个级包含串联连接以形成输出节点的负载晶体管和驱动晶体管。负载晶体管栅极连接到电压源V2，且负载晶体管漏极连接到电压源V1。来自各级的输出被馈送到下一级的驱动晶体管的栅极，直到最后级的输出被反馈到第一驱动晶体管栅极。所有晶体管都以相同模式(增强或耗尽)操作，且任选地是与晶体管相同的类型(例如，型号)。在备选实施方案中，晶体管全部以相同模式操作，但类型不同。

通过改变V1和V2的相对值，晶体管可以在不同试验条件下试验，例如高压栅极偏压(HVGB)和高压反向偏压(HVRB)。